System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其制作方法技术_技高网

半导体结构及其制作方法技术

技术编号:40967925 阅读:4 留言:0更新日期:2024-04-18 20:48
本公开实施例涉及半导体领域,提供一种半导体结构及其制作方法,其中,半导体结构包括:衬底;位线结构,位线结构位于衬底上且间隔排布;电容接触结构,位于相邻位线结构之间,电容接触结构包括:接触插塞,着陆垫以及位于着陆垫与接触插塞之间的阻挡层,接触插塞的顶面低于位线结构的顶面;其中,接触插塞顶部包含过渡层,阻挡层还位于过渡层和位线结构之间。可以提高半导体结构的可靠性。

【技术实现步骤摘要】

本公开实施例涉及半导体领域,特别涉及一种半导体结构及其制作方法


技术介绍

1、动态随机存储器(dynamic random access memory,dram)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管;晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连;字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或通过位线将数据信息写入到电容器中进行存储。

2、目前,在形成动态随机存储器的过程中,部分工艺步骤会影响形成的电容接触结构的可靠性。


技术实现思路

1、本公开实施例提供一种半导体结构及其制作方法,至少可以提高半导体结构的可靠性。

2、根据本公开一些实施例,本公开实施例一方面提供一种半导体结构,包括:衬底;位线结构,所述位线结构位于所述衬底上且间隔排布;电容接触结构,位于相邻所述位线结构之间,所述电容接触结构包括:接触插塞,着陆垫以及位于所述着陆垫与所述接触插塞之间的阻挡层,所述接触插塞的顶面低于所述位线结构的顶面;其中,所述接触插塞顶部包含过渡层,所述阻挡层还位于所述过渡层和所述位线结构之间。

3、在一些实施例中,所述阻挡层包括:第一子阻挡层,所述第一子阻挡层覆盖所述过渡层朝向所述位线结构的侧壁;第二子阻挡层,所述第二子阻挡层覆盖所述过渡层的顶面。

4、在一些实施例中,所述第一子阻挡层的厚度为0.2~2nm。

5、在一些实施例中,所述第一子阻挡层与所述第二子阻挡层的材料相同,包括:氮化钛或氮化钽。

6、在一些实施例中,所述接触插塞的材料包括硅,所述过渡层的材料包括:硅化钴、硅化镍或硅化钛。

7、在一些实施例中,所述着陆垫的材料包括:钨、铝或铜。

8、在一些实施例中,所述位线结构包括位线主体及侧壁隔离层,所述侧壁隔离层位于所述位线主体朝向所述电容接触结构的侧壁,所述阻挡层还位于所述着陆垫与所述侧壁隔离层之间,所述侧壁隔离层为多层复合结构。

9、在一些实施例中,所述侧壁隔离层由所述位线主体朝向所述电容接触结构依次包括:第一绝缘层、空气间隙层及第二绝缘层。

10、在一些实施例中,所述第一子阻挡层和所述第二子阻挡层还位于所述着陆垫朝向所述位线结构的侧壁。

11、在一些实施例中,所述着陆垫还覆盖与所述电容接触结构相邻的两个所述位线结构中的一者的部分顶面。

12、根据本公开一些实施例,本公开实施例另一方面还提供一种半导体结构的制作方法,包括:提供衬底;形成位线结构,所述位线结构位于所述衬底上,且多个所述位线结构间隔排布;形成电容接触结构,所述电容接触结构包括:接触插塞,着陆垫以及位于所述着陆垫与所述接触插塞之间的阻挡层,所述接触插塞的顶面低于所述位线结构的顶面,其中,所述接触插塞顶部包含过渡层,所述阻挡层还位于所述过渡层和所述位线结构之间。

13、在一些实施例中,形成所述阻挡层的方法包括:形成第一子阻挡层,所述第一子阻挡层覆盖所述过渡层朝向所述位线结构的侧壁;形成第二子阻挡层,所述第二子阻挡层覆盖所述过渡层的顶面。

14、在一些实施例中,形成所述第一子阻挡层的方法包括:形成第一初始阻挡层,所述第一初始阻挡层覆盖所述位线结构的侧壁及所述位线结构的顶面;刻蚀所述第一初始阻挡层,剩余所述第一初始阻挡层覆盖所述位线结构的侧壁,剩余所述第一初始阻挡层作为所述第一子阻挡层。

15、在一些实施例中,形成所述过渡层的方法包括:形成金属导电层,所述金属导电层位于所述接触插塞的顶面;采用退火工艺使所述金属导电层与所述接触插塞反应形成过渡层;去除所述金属导电层。

16、在一些实施例中,形成所述着陆垫的方法包括:形成初始着陆垫,所述初始着陆垫覆盖所述位线结构的顶面,所述初始着陆垫还覆盖所述阻挡层的侧壁;刻蚀所述初始着陆垫,以使剩余所述初始着陆垫覆盖与所述电容接触结构相邻的两个所述位线结构中的一者的部分顶面,剩余所述初始着陆垫作为所述着陆垫。

17、在一些实施例中,形成所述位线结构的方法包括:形成位线主体,所述位线主体位于所述衬底上且间隔排布;形成初始侧壁隔离层,所述初始侧壁隔离层位于所述位线主体朝向所述电容接触结构的侧壁;刻蚀部分所述初始侧壁隔离层,以暴露所述衬底的顶面,剩余所述初始侧壁隔离层作为侧壁隔离层,所述侧壁隔离层与所述位线主体构成所述位线结构。

18、在一些实施例中,形成所述初始侧壁隔离层的方法包括:形成第一绝缘层,所述第一绝缘层位于所述位线主体朝向所述电容接触结构的侧壁;形成介质层,所述介质层位于所述第一绝缘层朝向所述电容接触结构的侧壁;形成第二绝缘层,所述第二绝缘层位于所述介质层朝向所述电容接触结构的侧壁。

19、本公开实施例提供的技术方案至少具有以下优点:通过设置电容接触结构位于相邻的位线结构之间,且电容接触结构包括:接触插塞,着陆垫以及位于着陆垫与接触插塞之间的阻挡层,且阻挡层还位于过渡层和位线结构之间,通过阻挡层将过渡层进行保护,从而可以避免后续的工艺步骤对过渡层造成影响,从而可以提高半导体结构的可靠性。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述阻挡层包括:

3.根据权利要求2所述的半导体结构,其特征在于,所述第一子阻挡层的厚度为0.2~2nm。

4.根据权利要求2所述的半导体结构,其特征在于,所述第一子阻挡层与所述第二子阻挡层的材料相同,包括:氮化钛或氮化钽。

5.根据权利要求1所述的半导体结构,其特征在于,所述接触插塞的材料包括硅,所述过渡层的材料包括:硅化钴、硅化镍或硅化钛。

6.根据权利要求1所述的半导体结构,其特征在于,所述着陆垫的材料包括:钨、铝或铜。

7.根据权利要求2所述的半导体结构,其特征在于,所述位线结构包括位线主体及侧壁隔离层,所述侧壁隔离层位于所述位线主体朝向所述电容接触结构的侧壁,所述阻挡层还位于所述着陆垫与所述侧壁隔离层之间,所述侧壁隔离层为多层复合结构。

8.根据权利要求7所述的半导体结构,其特征在于,所述侧壁隔离层由所述位线主体朝向所述电容接触结构依次包括:第一绝缘层、空气间隙层及第二绝缘层。

9.根据权利要求7所述的半导体结构,其特征在于,所述第一子阻挡层和所述第二子阻挡层还位于所述着陆垫朝向所述位线结构的侧壁。

10.根据权利要求1所述的半导体结构,其特征在于,所述着陆垫还覆盖与所述电容接触结构相邻的两个所述位线结构中的一者的部分顶面。

11.一种半导体结构的制作方法,其特征在于,包括:

12.根据权利要求11所述的半导体结构的制作方法,其特征在于,形成所述阻挡层的方法包括:

13.根据权利要求12所述的半导体结构的制作方法,其特征在于,形成所述第一子阻挡层的方法包括:

14.根据权利要求11所述的半导体结构的制作方法,其特征在于,形成所述过渡层的方法包括:

15.根据权利要求11所述的半导体结构的制作方法,其特征在于,形成所述着陆垫的方法包括:

16.根据权利要求11所述的半导体结构的制作方法,其特征在于,形成所述位线结构的方法包括:

17.根据权利要求16所述的半导体结构的制作方法,其特征在于,形成所述初始侧壁隔离层的方法包括:

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述阻挡层包括:

3.根据权利要求2所述的半导体结构,其特征在于,所述第一子阻挡层的厚度为0.2~2nm。

4.根据权利要求2所述的半导体结构,其特征在于,所述第一子阻挡层与所述第二子阻挡层的材料相同,包括:氮化钛或氮化钽。

5.根据权利要求1所述的半导体结构,其特征在于,所述接触插塞的材料包括硅,所述过渡层的材料包括:硅化钴、硅化镍或硅化钛。

6.根据权利要求1所述的半导体结构,其特征在于,所述着陆垫的材料包括:钨、铝或铜。

7.根据权利要求2所述的半导体结构,其特征在于,所述位线结构包括位线主体及侧壁隔离层,所述侧壁隔离层位于所述位线主体朝向所述电容接触结构的侧壁,所述阻挡层还位于所述着陆垫与所述侧壁隔离层之间,所述侧壁隔离层为多层复合结构。

8.根据权利要求7所述的半导体结构,其特征在于,所述侧壁隔离层由所述位线主体朝向所述电容接触结构依次包括:第一绝缘层、空气间隙层及第二绝缘层。...

【专利技术属性】
技术研发人员:陆勇宋小杰陈晓鹏韩凯
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1