【技术实现步骤摘要】
本申请涉及数字信号处理，特别涉及数字信号多抽样率cic(cascade integratorcomb，级联积分梳状滤波器，简称“cic”)转换技术。
技术介绍
1、在数字信号处理中，cic滤波器使用了积分，梳状滤波器级联的方式。cic滤波器由一对或多对积分-梳状滤波器组成，在抽取cic中，输入信号依次经过积分，降采样，以及与积分环节数目相同的梳状滤波器。在内插cic中，输入信号依次经过梳状滤波器，升采样，以及与梳状数目相同的积分环节
2、然而，现有的下采cic的基本架构为“积分-下采-微分”，只能实现对数据的整数倍下采滤波，为了实现非整数倍下采的功能，需要对原始数据进行插0处理，然后将插0后的数据送入cic进行滤波，此时的cic时钟频率也要跟着插0的倍数进行提高，当上采的倍数超过cic时钟能提高的上限时，该方法将不再适用。
3、另一方面，如图1所示，现有的cic下采技术如下图所示，cic结构为先积分，然后下采，最后微分。该结构只能实现对数据x(n)的整数倍下采。如果需要实现非整数倍下采，则需要对x(n)先进行插0的上采操作，再进入cic，那么与此同时，cic的时钟频率也要相应提高，才能对插0后的更高采样率的数据进行处理。
4、因此，目前需要一种能够在不需要提高时钟频率就可以实现非整数倍下采cic的技术。
技术实现思路
1、本申请的目的在于提供一种非整数倍下采cic滤波器，能够不需要提高时钟频率就可以实现非整数倍下采cic，并且，通过将内插器和积分
2、本申请公开了一种非整数倍下采cic滤波器，包含：依次相连的p阶积分器、上采积分器、下采器和微分器，其特征在于，所述p阶积分器包含第一级至第p级积分器,p为大于2的整数，并且，p阶积分器内部每一阶积分器的输出数据s1(n),s2(n),…,sl(n)作为p阶积分器的输出,其中，2<l<p，并行输入到所述上采积分器中，所述上采积分器根据p阶积分器内部每一阶积分器的输出数据s1(n),s2(n),…,sl(n)直接计算出ml0(n)，ml1(n)，…，ml(i-1)(n)。
3、在一个优选例中，所述上采积分器中，
4、x(n)为输入序列：x(0),x(1),x(2),…,x(n)，
5、s1(n)表示x(n)经过一阶积分后的数据序列，s2(n)表示x(n)经过二阶积分后的数据序列，…，sl(n)表示x(n)经过p阶积分后的数据序列，
6、m10(n)表示xup(m)一阶积分后的序列的第i×n+1个点，m11(n)表示xup(m)一阶积分后的序列的第i×n+2个点，…，m1(i-1)(n)表示xup(m)一阶积分后的序列的第i×n+i个点，
7、m20(n)表示xup(m)二阶积分后的序列的第i×n+1个点，m21(n)表示xup(m)二阶积分后的序列的第i×n+2个点，…，m2(i-1)(n)表示xup(m)二阶积分后的序列的第i×n+i个点，
8、m30(n)表示xup(m)三阶积分后的序列的第i×n+1个点，m31(n)表示xup(m)三阶积分后的序列的第i×n+2个点，…，m3(i-1)(n)表示xup(m)三阶积分后的序列的第i×n+i个点，
9、则，xup(m)l阶积分后的序列:ml0(n),为xup(m)l阶积分后的序列的第i×n+1个点，ml1(n)表示xup(m)l阶积分后的序列的第i×n+2个点，…，ml(i-1)(n)表示xup(m)l阶积分后的序列的第i×n+i个点，则，递推关系为：
10、
11、
12、
13、……
14、
15、
16、通过所述递推关系，将ml0(n)、ml1(n)……ml(i-2)(n)、ml(i-1)(n)用s1(n)、s2(n)……sl-1(n)、sl(n)表示，每当输入一个序列值x(n)，同时算出内插i-1个零后，该i点的l阶积分，从而不需要通过增加时钟进行插零计算。
17、在一个优选例中，所述上采积分器对积分部分进行变换，将内插升采样后的数据在低频下进行并行计算，以不提高cic时钟频率的情况下进行数据非整数倍下采。
18、本申请还公开了一种非整数倍下采cic滤波器，包含：依次相连的p阶积分器、下采器和微分器,p为大于2的整数，其特征在于，每一级积分器与对应的分路并延时单元连接，并且，输入序列x(n)，从第一级积分器一阶积分后分支出i个支路，对第一级积分器结果延时，从而以低时钟获取所有第一级积分器输出，将所有第一级积分器输相加后的结果作为第二级一阶积分器的输入，再对第二级一阶积分器后的结果进行延时相加，从而以低时钟获取所有第二级一阶积分器输出，同时作为第三级一阶积分器输入，依次类推至l级一阶积分器，获得最终输出。
19、在一个优选例中，因插0的性质，第1至i路的一阶积分的输出均为s1(n)，
20、对第一级积分器一阶积分进行延迟处理相加：
21、第一路第二级一阶积分器的输入为：
22、m20(n)＝s1(n)+s1(n-1)+…+s1(n-1)＝1·s1(n)+(i-1)·s1(n-1)
23、第一路第二级一阶积分器的输入m20(n)经第二级一阶积分器后的输出记为s20(n)
24、第二路第二级一阶积分器的输入为：
25、m21(n)＝s1(n)+s1(n)+s1(n-1)…+s1(n-1)
26、＝2·s1(n)+(i-2)·s1(n-1)
27、第二路第二级一阶积分器的输入m21(n)经第二级一阶积分器后的输出记为s21(n)
28、第j路第二级一阶积分器的输入为：
29、m2(j-1)(n)＝j·s1(n)+(i-j)·s1(n-1)
30、第j路第二级一阶积分器的输入m2(j-1)(n)经第二级一阶积分器后的输出记为s2(j-1)(n)
31、对第二级一阶积分器的输出进行延迟处理相加：
32、第一路第三级一阶积分器的输入为：
33、m30(n)＝s20(n)+s21(n-1)…+s2(i-1)(n-1)
34、第一路第三级一阶积分器的输入m30(n)经第三级一阶积分器后的输出记为s30(n)
35、第二路第三级一阶积分器的输入为：
36、m31(n)＝s20(n)+s21(n)+s22(n-1)…+s2(i-1)(n-1)
37、第二路第三级一阶积分器的输入m31(n)经第三级一阶积分器后的输出记为s31(n)
38、第j路第三级一阶积分器的输入为：
39、m3(j-1)(n)＝s20(n)+…+s2(j-1)(本文档来自技高网...
【技术保护点】
1.一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、上采积分器、下采器和微分器，其特征在于，所述P阶积分器包含第一级至第P级积分器,P为大于2的整数，并且，P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)作为P阶积分器的输出,其中，2<L<P，并行输入到所述上采积分器中，所述上采积分器根据P阶积分器内部每一阶积分器的输出数据S1(n),S2(n),…,SL(n)直接计算出ML0(n)，ML1(n)，…，ML(I-1)(n)。
2.如权利权要1所述的非整数倍下采CIC滤波器，其特征在于，所述上采积分器中，
3.如权利要求2所述的非整数倍下采CIC滤波器，其特征在于，所述上采积分器对积分部分进行变换，将内插升采样后的数据在低频下进行并行计算，以不提高CIC时钟频率的情况下进行数据非整数倍下采。
4.一种非整数倍下采CIC滤波器，包含：依次相连的P阶积分器、下采器和微分器,P为大于2的整数，其特征在于，每一级积分器与对应的分路并延时单元连接，并且，输入序列x(n)，从第一级积分器一阶积分后分支出I个支路
5.如权利要求4所述的非整数倍下采CIC滤波器，其特征在于，因插0的性质，第1至I路的一阶积分的输出均为S1(n)，
6.权利要求5所述的非整数倍下采CIC滤波器，其特征在于，从各路L级积分的输出SL0(n)、SL1(n)……SL(I-2)(n)、SL(I-1)(n)中确定抽取点进行后续P阶微分运算。
7.如权利要求6所述的非整数倍下采CIC滤波器，其特征在于，抽取点位置根据设计时选取的下采系数确定，并且与通过增加时钟抽取的值一致。
...【技术特征摘要】
1.一种非整数倍下采cic滤波器，包含：依次相连的p阶积分器、上采积分器、下采器和微分器，其特征在于，所述p阶积分器包含第一级至第p级积分器,p为大于2的整数，并且，p阶积分器内部每一阶积分器的输出数据s1(n),s2(n),…,sl(n)作为p阶积分器的输出,其中，2<l<p，并行输入到所述上采积分器中，所述上采积分器根据p阶积分器内部每一阶积分器的输出数据s1(n),s2(n),…,sl(n)直接计算出ml0(n)，ml1(n)，…，ml(i-1)(n)。
2.如权利权要1所述的非整数倍下采cic滤波器，其特征在于，所述上采积分器中，
3.如权利要求2所述的非整数倍下采cic滤波器，其特征在于，所述上采积分器对积分部分进行变换，将内插升采样后的数据在低频下进行并行计算，以不提高cic时钟频率的情况下进行数据非整数倍下采。
4.一种非整数倍下采cic滤波器，包含：依次相连的p阶积分器、下采器和微分器,p为大于2的...
【专利技术属性】
技术研发人员：赵怡波，潘宇，李云，袁逍宇，张震，
申请(专利权)人：钜泉微电子上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。