一种数字滤波电路和方法技术

本发明专利技术提供一种数字滤波电路和方法，先对输入信号的每个上升沿和下降沿均触发一个脉冲信号，输出触发信号；对输入信号进行延迟，输出第一延迟信号；再对触发信号中间隔时间小于预设值的相邻脉冲进行滤波，滤除掉两个相邻脉冲中的前一个脉冲，输出滤波信号；再对滤波信号作延迟，输出第二延迟信号；在第二延迟信号的每个上升沿对第一延迟信号进行采集并保存，从而输出恢复信号。本发明专利技术电路稳定，功率损耗较低；电路结构简单，有利于电路的集成化设计。有利于电路的集成化设计。有利于电路的集成化设计。

【技术实现步骤摘要】
一种数字滤波电路和方法


[0001]本专利技术涉及数字电路领域，特别是涉及一种数字滤波电路和方法。

技术介绍

[0002]在大部分集成电路中，都会涉及到数模之间的接口或芯片内外的接口，无论是芯片内部传输路径，还是芯片管脚受到外部的扰动(如静电导致的突发性外部高压)，都会造成传输时钟或信号出现残缺、幅值跳变等情况。时钟信号源的时钟信号影响着整体电路的工作性能与工作效率，以致信号出现残缺、幅值跳变等情况；失去了精确的时钟，集成电路的时序便会混乱，并经集成电路多级放大后造成运算错误等随机性后果；数字信号的毛刺出现也会使信号可靠性降低。因此需要增加一种数字滤波电路，来去除这些残缺、幅值跳变等情况产生的毛刺，从而提高时钟或信号的可靠性。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种数字滤波电路，用于解决现有技术中时钟或信号中出现残缺、幅值跳变等情况的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种数字滤波电路，所述数字滤波电路包括：逻辑模块，滤波模块，第一延迟模块，第二延迟模块及触发模块；所述逻辑模块接收输入信号，基于所述输入信号的上升沿和下降沿分别触发相应的脉冲并作为触发信号输出；所述滤波模块连接所述逻辑模块的输出端，用于对所述触发信号中间隔时间小于预设值的相邻脉冲的前一脉冲进行滤除并作为滤波信号输出；所述第一延迟模块接收输入信号，用于对所述输入信号进行延迟并作为第一延迟信号输出；所述第二延迟模块连接所述滤波模块输出端，用于对所述滤波信号进行延迟并作为第二延迟信号输出；所述触发模块的时钟输入端接收所述第二延迟信号，数据输入端接收所述第一延迟信号，用于在所述第二延迟信号的上升沿对所述第一延迟信号进行采集并保存以产生恢复信号。
[0005]可选地，所述逻辑模块包括：与门，第一非门和异或门；所述与门的第一输入端接收所述输入信号，第二输入端接收复位信号；所述第一非门的输入端连接所述与门的输出端；所述异或门的两个输入端分别连接所述第一非门的输入端和输出端。
[0006]可选地，所述滤波模块包括：第一触发器和滤波单元；所述第一触发器的数据输入端为高电平，时钟输入端连接所述触发信号；所述滤波单元的数据输入端连接所述第一触发器的输出端，复位端连接所述触发信号。
[0007]可选地，所述第二延迟模块包括：下拉管，第二非门及或非门；
[0008]所述下拉管的控制端接收所述滤波信号，一端连接所述第一触发器的输出端，另一端接地；所述第二非门的输入端连接所述第一触发器输出端；所述或非门的两个输入端分别连接所述第二非门的输入端和输出端。
[0009]可选地，所述触发模块为边沿触发器。
[0010]可选地，所述滤波模块和所述触发模块还接收复位信号，用来使各个模块恢复至
原预设状态。
[0011]本专利技术还提供一种数字滤波方法，所述数字滤波方法包括以下步骤：
[0012]接收输入信号，对输入信号的每个上升沿和下降沿均触发一个脉冲信号，输出触发信号；
[0013]对输入信号进行延迟，输出第一延迟信号；
[0014]对触发信号中间隔时间小于预设值的相邻脉冲进行滤波，滤除掉相邻脉冲中的前一个脉冲，输出滤波信号；
[0015]对所述滤波信号进行延迟，输出第二延迟信号；
[0016]在第二延迟信号的每个上升沿对第一延迟信号进行采集并保存，输出输入信号的恢复信号。
[0017]可选地，所述数字滤波方法还包括复位的步骤，以使所述触发信号，所述滤波信号及所述恢复信号恢复至原预设状态。
[0018]如上所述，本专利技术的一种数字滤波电路，具有以下有益效果：
[0019]1本专利技术大多器件可采用无源器件，电路稳定，功率损耗较低；
[0020]2本专利技术电路结构简单，有利于电路的集成化设计。
附图说明
[0021]图1显示为本专利技术的数字滤波电路的示意图。
[0022]图2显示为本专利技术的与图1的数字滤波电路图对应各信号的时序图。
[0023]元件标号说明
[0024]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
逻辑模块
[0025]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
滤波模块
[0026]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一触发器
[0027]22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
滤波单元
[0028]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一延迟模块
[0029]4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二延迟模块
[0030]5ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
触发模块
具体实施方式
[0031]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0032]请参阅图1和图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0033]实施例一
[0034]本实施例提供一种数字滤波电路，所述数字滤波电路包括：逻辑模块1，滤波模块
2，第一延迟模块3，第二延迟模块4及触发模块5。
[0035]如图1和图2所示，所述逻辑模块1接收输入信号IN，基于所述输入信号IN的上升沿和下降沿分别触发相应的脉冲并作为触发信号A输出。
[0036]具体地，作为示例，在本实施例中，所述逻辑模块1包括：与门and，第一非门not1和异或门xor；所述与门and的第一输入端接收所述输入信号IN，第二输入端接收复位信号RST；所述第一非门not1的输入端连接所述与门and的输出端；所述异或门xor的两个输入端分别连接所述第一非门not1的输入端和输出端。
[0037]当所述复位信号RST为低电平时，用来使所述逻辑模块1恢复至预设状态。
[0038]需要说明的是，所述逻辑模块1的组成包括但不限于本实施例所列举，任意能起到对所述输入信号IN的每个上升沿和下降沿均触发一个脉冲的逻辑模块1的组成均适用于该专利技术。
[0039]如图1和图2所示，所述滤波模块2连接所述逻辑模块1的输出端，用于对所述触发信号A中间隔时间小于预设值的相邻脉冲的前一脉冲进行滤除并作为滤波信号B输出。
[0040]具体地，作为示例，在本实施例中，所述滤波模块2包括：第一触发器21和滤波单元22；所述第一触发器21的数据输入端为高电平(作为示例，接收电源电压VD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字滤波电路，其特征在于，所述数字滤波电路包括：逻辑模块，滤波模块，第一延迟模块，第二延迟模块及触发模块；所述逻辑模块接收输入信号，基于所述输入信号的上升沿和下降沿分别触发相应的脉冲并作为触发信号输出；所述滤波模块连接所述逻辑模块的输出端，用于对所述触发信号中间隔时间小于预设值的相邻脉冲的前一脉冲进行滤除并作为滤波信号输出；所述第一延迟模块接收输入信号，用于对所述输入信号进行延迟并作为第一延迟信号输出；所述第二延迟模块连接所述滤波模块输出端，用于对所述滤波信号进行延迟并作为第二延迟信号输出；所述触发模块的时钟输入端接收所述第二延迟信号，数据输入端接收所述第一延迟信号，用于在所述第二延迟信号的上升沿对所述第一延迟信号进行采集并保存以产生恢复信号。2.根据权利要求1所述的数字滤波电路，其特征在于：所述逻辑模块包括：与门，第一非门和异或门；所述与门的第一输入端接收所述输入信号，第二输入端接收复位信号；所述第一非门的输入端连接所述与门的输出端；所述异或门的两个输入端分别连接所述第一非门的输入端和输出端。3.根据权利要求1所述的数字滤波电路，其特征在于：所述滤波模块包括：第一触发器和滤波单元；所述第一触发器的数据输入端为高电平，时钟输入端连接所述触发信号；所述滤波单元的数据输入端连接所述第一触发器...

【专利技术属性】
技术研发人员：宋宇，马侠，代建宾，
申请(专利权)人：钜泉微电子上海有限公司，
类型：发明
国别省市：