一种增加JFET区源极接触的屏蔽型SiC MOSFET结构制造技术

本发明专利技术公开一种增加JFET区源极接触的屏蔽型SiC MOSFET结构，包括多个并联的MOS元胞，MOS元胞中引入反偏肖特基结与屏蔽结构，细径段JFET形成良好的夹断效应，有效屏蔽强电场在栅氧下方的分布，从而提高器件的雪崩能力，还可以在高漏源偏压下将细径段JFET电流通道极大程度的耗尽，大幅降低器件发生短路时的饱和电流，从而有效降低器件短路时内部的热产生和热积累，提高器件的短路能力，反偏肖特基结与屏蔽结构共同作用，减弱甚至消除在发生漏源电压过冲时在JFET区下形成的极强电场，进一步提升器件的雪崩能力，而肖特基接触可以降低体二极管的开启压降，使体二极管具备抗浪涌特性，将多晶硅栅极分裂开减少了栅极与漏极的正对面积，可以减少电容Cgd，降低开关损耗。

【技术实现步骤摘要】

本专利技术涉及sic mosfet的抗雪崩击穿能力和短路能力的片上结构改进，具体涉及一种增加jfet区源极接触的屏蔽型sic mosfet结构。

技术介绍

1、sic mosfet器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。然而，一方面sic mosfet极快的开关速度使得器件在关断过程中极易产生漏源电压过冲的问题，尤其在800v的电驱系统等应用中易导致sic mosfet器件出现短时的雪崩击穿，在sic mos栅氧附近形成极大的电热应力，长期使用过程中易出现器件性能退化甚至损坏的问题；另一方面sic mosfet在电驱系统发生负载短路时会出现短路故障，瞬时的高压大电流极易导致器件短路失效。目前针对同时优化sic mosfet器件雪崩能力和短路能力的方法极少，大部分仍是基于单种鲁棒性进行优化提升。例如，现有技术通常采用优化p阱掺杂形貌和优化终端电场分布等调整元胞结构参数的方法，或者在器件关断过程中优化驱动防止器件出现漏源电压过冲等方法来提升sic mosfet雪崩能力或者抑制器件出现漏源电压过冲，采用缩短jfet区或本文档来自技高网...

【技术保护点】

1.一种增加JFET区源极接触的屏蔽型SiC MOSFET结构，包括多个并联的MOS元胞，所述MOS元胞中具有JFET区，其特征在于，所述JFET区的横截面呈柱型轮廓，所述柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，所述粗径段与所述MOS元胞的栅氧层接触；所述JFET区上方具有GATE，所述GATE包括栅氧层、淀积在栅氧层上的多晶硅栅极及覆盖多晶硅栅极的介质层，所述多晶硅栅极位于所述JFET区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述JFET区直接接触以形成肖特基结。

2.根据权利要求1所述的一种增加JFET区源极接触的屏蔽型SiC...

【技术特征摘要】

1.一种增加jfet区源极接触的屏蔽型sic mosfet结构，包括多个并联的mos元胞，所述mos元胞中具有jfet区，其特征在于，所述jfet区的横截面呈柱型轮廓，所述柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，所述粗径段与所述mos元胞的栅氧层接触；所述jfet区上方具有gate，所述gate包括栅氧层、淀积在栅氧层上的多晶硅栅极及覆盖多晶硅栅极的介质层，所述多晶硅栅极位于所述jfet区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述jfet区直接接触以形成肖特基结。

2.根据权利要求1所述的一种增加jfet区源极接触的屏蔽型sic mosfet结构，其特征在于，所述粗径段和所述细径段自上而下布置并依次连通。

3.根据权利要求1所述的一种增加jfet区源极接触的屏蔽型sic mosfet结构，其特征在于，所述粗径段与所述细径段的直径呈等差数值，和/或，所述粗径段与所述细径段的直径呈非等差数值。

4.根据权利要求1所述的一种增加jfet区源极接触的屏蔽型sic mosfet结构，其特征在于，所述jfet区的粗径段和细径段对应的离子浓度相同并且为高浓度。

5.根据权利要求1所述的一种增加jfet区源极接触的屏蔽型sic mosfet结构，其特征在于，所述栅氧层也被所述肖特基结打断形成分别位于两段的所述多晶硅栅极下方，所述介质层也被打断并分别形成分别包裹两段的所述多晶硅栅极的介质层1和介质层2。

6.根...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：北京清芯微储能科技有限公司，
类型：发明
国别省市：