【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
技术介绍
1、随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(fin fet)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
2、随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称gaa)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
3、然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升沟道栅极环绕结构鳍式场效应晶体管的性能。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底；位于所述衬底上的底部结构，所述底部结构包括第一区和位于
3、可选的，所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面凹陷。
4、可选的，所述氧化层的材料包括氧化硅。
5、可选的，所述第一隔离层的材料包括氧化硅。
6、可选的，所述第二隔离层的材料包括氧化硅。
7、可选的，所述第二隔离层的顶部表面低于所述栅极结构的底部表面。
8、可选的，还包括：位于栅极结构两侧的堆叠结构内的源漏掺杂区。
9、相应地，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成底部结构和位于底部结构上的若干垂直堆叠的堆叠结构，所述堆叠结构包括牺牲层和位于牺牲层上的沟道层，所述底部结构包括第一区、位于第一区上的第二区以及位于第二区上的第三区；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述第一区的侧壁；在所述第一隔离层上形成氧化层，所述氧化层覆盖第二区的侧壁，在形成氧化层的过程中氧化所述第二区，使所述第二区氧化为第二隔离层，所述第二隔离层位于第三区和第一区之间；形成所述第二隔离层之后，在氧化层上形成栅极结构，所述栅极结构横跨所述堆叠结构，且所述栅极结构环绕所述沟道层。
10、可选的，在第一隔离层上形成氧化层之前，还包括：在若干堆叠结构侧壁表面和第三区侧壁表面形成保护层；去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽；所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面凹陷。
11、可选的，去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽的方法包括：采用若干次等离子体干法蚀刻工艺对所述第二区侧壁进行刻蚀，所述等离子体干法蚀刻工艺的参数包括：蚀刻气体包括cf4、c4f8、o2和he；温度范围为40℃～100℃；腔内压强范围为5mtorr～30mtorr；射频功率范围为100w～800w；偏置电压范围为0～400v。
12、可选的，所述第一隔离层和保护层的形成方法包括：在衬底上形成初始隔离层，所述初始隔离层位于所述第一区和第二区侧壁表面；形成初始隔离层之后，在若干所述堆叠结构侧壁和第三区侧壁形成保护层；形成保护层之后，回刻蚀所述初始隔离层，直至暴露出第二区侧壁表面，在第一区侧壁形成第一隔离层。
13、可选的，所述氧化层的材料包括氧化硅；形成所述氧化层的工艺包括可流动化学气相沉积工艺，所述可流动化学气相沉积工艺的参数包括：应气体包括硅烷前驱体与含氨的等离子体。
14、可选的，所述保护层的材料和第一隔离层的材料不同；所述保护层的材料和氧化层的材料不同。
15、可选的，所述保护层的材料包括氮化硅。
16、可选的，所述第一隔离层的材料包括氧化硅。
17、可选的，还包括：在栅极结构两侧的堆叠结构内形成源漏掺杂区。
18、可选的，所述栅极结构和源漏掺杂区的形成方法包括：形成第二隔离层之后，在所述氧化层上形成伪栅极结构，所述伪栅极结构横跨若干所述堆叠结构；去除伪栅极结构两侧的部分堆叠结构，直至暴露出第三区表面，在堆叠结构内形成第一开口，所述第一开口暴露出位于伪栅极结构底部的沟道层侧壁表面；在第一开口内形成源漏掺杂区；形成源漏掺杂区之后，在衬底上形成介质结构，所述伪栅极结构和源漏掺杂区位于介质结构内；去除所述伪栅极结构，在介质结构内形成第二开口；去除第二开口暴露出的牺牲层，在相邻沟道层之间、以及沟道层和第三区之间形成第三开口；在第二开口内和第三开口内形成栅极结构。
19、可选的，在所述氧化层上形成伪栅极结构之前，还包括：去除所述保护层。
20、可选的，所述第二隔离层的顶部表面低于所述堆叠结构的底部表面。
21、可选的，所述底部结构和堆叠结构的方法包括：形成初始衬底；在所述初始衬底上形成若干堆叠材料层，所述堆叠材料层包括牺牲材料层和位于牺牲材料层上的沟道材料层；在堆叠材料层上形成掩膜结构，以所述掩膜结构为掩膜刻蚀所述堆叠材料层和初始衬底，形成衬底、位于衬底上的底部结构以及位于底部结构上的若干垂直堆叠的堆叠结构。
22、与现有技术相比，本专利技术的技术方案具有以下有益效果：
23、本专利技术采用一种新的形成方法形成的半导体结构，在第一区和第三区之间形成第二隔离层，所述第二隔离层将器件结构与衬底之间隔离开来，能够减小短沟道效应的产生，所述方法工艺流程简单，成本较低。
24、本专利技术的技术方案的形成方法，通过在第二区侧壁形成氧化层的方式对所述第三区进行氧化，以在第一区和第三区之间形成第二隔离层，所述第二隔离层位于栅极结构底部以及源漏掺杂区底部，所述第二隔离层将器件结构与衬底之间隔离开来，能够减小短沟道效应的产生，所述方法工艺流程简单，成本较低。
25、进一步，通过等离子体干法蚀刻工艺在所述第二区侧壁形成第一凹槽，使所述第二区侧壁的完整结构产生了缺陷口，后续在形成氧化层对所述第二区进行氧化时，所述氧化过程由于有缺陷口从而易于氧本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面凹陷。
3.如权利要求1所述的半导体结构，其特征在于，所述氧化层的材料包括氧化硅。
4.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料包括氧化硅。
5.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的材料包括氧化硅。
6.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的顶部表面低于所述栅极结构的底部表面。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构两侧的堆叠结构内的源漏掺杂区。
8.一种半导体结构的形成方法，其特征在于，包括：
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在第一隔离层上形成氧化层之前，还包括：在若干堆叠结构侧壁表面和第三区侧壁表面形成保护层；去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽；所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽的方法包括：采用若干次等离子体干法蚀刻工艺对所述第二区侧壁进行刻蚀，所述等离子体干法蚀刻工艺的参数包括：蚀刻气体包括CF4、C4F8、O2和He；温度范围为40℃～100℃；腔内压强范围为5mtorr～30mtorr；射频功率范围为100W～800W；偏置电压范围为0～400V。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一隔离层和保护层的形成方法包括：在衬底上形成初始隔离层，所述初始隔离层位于所述第一区和第二区侧壁表面；形成初始隔离层之后，在若干所述堆叠结构侧壁和第三区侧壁形成保护层；形成保护层之后，回刻蚀所述初始隔离层，直至暴露出第二区侧壁表面，在第一区侧壁形成第一隔离层。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述氧化层的材料包括氧化硅；形成所述氧化层的工艺包括可流动化学气相沉积工艺，所述可流动化学气相沉积工艺的参数包括：反应气体包括硅烷前驱体与含氨的等离子体。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，所述保护层的材料和第一隔离层的材料不同；所述保护层的材料和氧化层的材料不同。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅。
16.如权利要求9所述的半导体结构的形成方法，其特征在于，还包括：在栅极结构两侧的堆叠结构内形成源漏掺杂区。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构和源漏掺杂区的形成方法包括：形成第二隔离层之后，在所述氧化层上形成伪栅极结构，所述伪栅极结构横跨若干所述堆叠结构；去除伪栅极结构两侧的部分堆叠结构，直至暴露出第三区表面，在堆叠结构内形成第一开口，所述第一开口暴露出位于伪栅极结构底部的沟道层侧壁表面；在第一开口内形成源漏掺杂区；形成源漏掺杂区之后，在衬底上形成介质结构，所述伪栅极结构和源漏掺杂区位于介质结构内；去除所述伪栅极结构，在介质结构内形成第二开口；去除第二开口暴露出的牺牲层，在相邻沟道层之间、以及沟道层和第三区之间形成第三开口；在第二开口内和第三开口内形成栅极结构。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，在所述氧化层上形成伪栅极结构之前，还包括：去除所述保护层。
19.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二隔离层的顶部表面低于所述堆叠结构的底部表面。
20.如权利要求8所述的半导体结构的形成方法，其特征在于，所述底部结构和堆叠结构的方法包括：形成初始衬底；在所述初始衬底上形成若干堆叠材料层，所述堆叠材料层包括牺牲材料层和位于牺牲材料层上的沟道材料层；在堆叠材料层上形成掩膜结构，以所述掩膜结构为掩膜刻蚀所述堆叠材料层和初始衬底，形成衬底、位于衬底上的底部结构以及位于底部结构上的若干垂直堆叠的堆叠结构。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面凹陷。
3.如权利要求1所述的半导体结构，其特征在于，所述氧化层的材料包括氧化硅。
4.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料包括氧化硅。
5.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的材料包括氧化硅。
6.如权利要求1所述的半导体结构，其特征在于，所述第二隔离层的顶部表面低于所述栅极结构的底部表面。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构两侧的堆叠结构内的源漏掺杂区。
8.一种半导体结构的形成方法，其特征在于，包括：
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在第一隔离层上形成氧化层之前，还包括：在若干堆叠结构侧壁表面和第三区侧壁表面形成保护层；去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽；所述第二隔离层的侧壁表面相对于所述底部结构的侧壁表面凹陷。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述第一隔离层和保护层暴露出的部分第二区，在第二区侧壁形成第一凹槽的方法包括：采用若干次等离子体干法蚀刻工艺对所述第二区侧壁进行刻蚀，所述等离子体干法蚀刻工艺的参数包括：蚀刻气体包括cf4、c4f8、o2和he；温度范围为40℃～100℃；腔内压强范围为5mtorr～30mtorr；射频功率范围为100w～800w；偏置电压范围为0～400v。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一隔离层和保护层的形成方法包括：在衬底上形成初始隔离层，所述初始隔离层位于所述第一区和第二区侧壁表面；形成初始隔离层之后，在若干所述堆叠结构侧壁和第三区侧壁形成保护层；形成保护层之后，回刻蚀所述初始隔离层，直至暴露出第二区侧壁表面，在第一区侧壁形成第一隔离层。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述氧化层的材料包括...
【专利技术属性】
技术研发人员：汪刘建，李政宁，陈子钊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。