【技术实现步骤摘要】
本技术涉及显示，尤其涉及一种移位寄存器、栅极驱动电路和显示面板。
技术介绍
1、随着极致全面屏的发展趋势，显示面板的边框越来越窄，屏占比也越来越高，给消费者带来更加极致的体验。
2、显示面板通常包括栅极驱动电路，用于为像素电路提供栅极驱动信号。然而现有的栅极驱动电路占用了较多空间，阻碍了显示面板窄边框化的发展需求。
技术实现思路
1、本技术提供了一种移位寄存器、栅极驱动电路和显示面板，以减少栅极驱动电路的占用空间，从而实现应用该栅极驱动电路的显示面板的窄边框效果。
2、根据本技术的一方面，提供了一种移位寄存器，包括移位信号产生模块和驱动控制模块；
3、所述移位信号产生模块的输出端与所述驱动控制模块的输入端连接，所述移位信号产生模块用于生成移位信号，并将所述移位信号传输至所述驱动控制模块的输入端；
4、所述驱动控制模块包括多个信号输出单元，每一所述信号输出单元的输入端均与所述驱动控制模块的输入端连接，一所述信号输出单元的输出端与所述驱动控制模块的一输出端连接，所述多个信号输出单元用于根据所述移位信号和控制信号依次输出对应的驱动信号；每一所述信号输出单元均由两个不同的控制信号进行控制，不同所述信号输出单元对应的两个控制信号均不同，所述信号输出单元被配置为：
5、在所述移位信号的有效电平的时间段内，当一个控制信号为有效电平，且另一个控制信号为无效电平时，所述信号输出单元输出所述驱动信号的有效电平，并在两个所述控制信号的电平均发生
6、还包括多个稳压模块，所述驱动控制模块的每一输出端均连接一所述稳压模块，所述稳压模块用于稳定所述驱动信号的电平。
7、可选地，所述驱动控制模块包括第一信号输出单元和第二信号输出单元；
8、所述第一信号输出单元的第一输入端与所述移位信号产生模块的输出端连接，所述第一信号输出单元的第二输入端连接第一电压信号线，所述第一信号输出单元的第一控制端连接第一控制信号线，所述第一信号输出单元的第二控制端连接第二控制信号线，所述第一信号输出单元的输出端作为所述驱动控制模块的一输出端；
9、所述第二信号输出单元的第一输入端与所述移位信号产生模块的输出端连接，所述第二信号输出单元的第二输入端连接所述第一电压信号线，所述第二信号输出单元的第一控制端连接第三控制信号线，所述第二信号输出单元的第二控制端连接第四控制信号线，所述第二信号输出单元的输出端作为所述驱动控制模块的另一输出端。
10、可选地，所述第一信号输出单元包括第一晶体管和第二晶体管，所述第一晶体管的第一极为所述第一信号输出单元的第一输入端，所述第一晶体管的第二极为所述第一信号输出单元的输出端，所述第一晶体管的栅极为所述第一信号输出单元的第一控制端；所述第二晶体管的第一极为所述第一信号输出单元的第二输入端，所述第二晶体管的第二极与所述第一晶体管的第二极连接，所述第二晶体管的栅极为所述第一信号输出单元的第二控制端；
11、和/或，
12、所述第二信号输出单元包括第三晶体管和第四晶体管，所述第三晶体管的第一极为所述第二信号输出单元的第一输入端，所述第三晶体管的第二极为所述第二信号输出单元的输出端，所述第三晶体管的栅极为所述第一信号输出单元的第二控制端；所述第四晶体管的第一极为所述第二信号输出单元的第二输入端，所述第四晶体管的第二极与所述第三晶体管的第二极连接，所述第四晶体管的栅极为所述第二信号输出单元的第二控制端。
13、可选地，在所述移位信号的有效电平的时间段内，所述第三控制信号线上的第三控制信号的有效电平在所述第一控制信号线上的第一控制信号的有效电平之后，且所述第三控制信号的有效电平与所述第一控制信号的有效电平不重叠；
14、所述第二控制信号线上的第二控制信号的有效电平在所述第一控制信号的有效电平之后，且在所述第三控制信号的有效电平之前，所述第二控制信号的有效电平与所述第三控制信号的有效电平存在交叠。
15、可选地，所述第一电压信号线上的第一电压信号为直流电压信号。
16、可选地，所述移位信号产生模块包括第一输入模块、第二输入模块、第一输出模块和第二输出模块；所述第一输入模块的输出端与所述第一输出模块的控制端连接，所述第一输入模块用于响应第一时钟信号线上的第一时钟信号将其输入端的第二电压信号线上的第二电压信号传输至所述第一输出模块的控制端；
17、所述第二输入模块的输入端作为所述移位信号产生模块的触发信号输入端，用于控制所述第二输出模块的控制端的电位；
18、所述第一输出模块的输出端和所述第二输出模块的输出端均连接至所述移位信号产生模块的输出端，所述第一输出模块用于根据其控制端的电位输出第一信号，所述第二输出模块用于根据其控制端的电位输出第二信号；
19、优选地，所述第一输入模块包括第五晶体管，所述第二输入模块包括第六晶体管，所述第一输出模块包括第七晶体管和第一电容，所述第二输出模块包括第八晶体管和第二电容；
20、所述第五晶体管的栅极连接所述第一时钟信号线，所述第五晶体管的第一极作为所述第一输入模块的输入端，所述第五晶体管的第二极与所述第七晶体管的栅极连接，所述第七晶体管的第一极连接第一电压信号线，所述第七晶体管的第二极作为所述第一输出模块的输出端，所述第一电容连接于所述第七晶体管的第一极和栅极之间；
21、所述第六晶体管的栅极连接所述第一时钟信号线，所述第六晶体管的第一极作为所述第二输入模块的输入端，所述第六晶体管的第二极与所述第八晶体管的栅极连接，所述第八晶体管的第一极连接第二时钟信号线，所述第八晶体管的第二极与所述第七晶体管的第二极连接，所述第二电容连接于所述第八晶体管的栅极和第二极之间。
22、可选地，所述移位信号产生模块还包括第一输出控制模块和第二输出控制模块，所述第一输出控制模块的输出端与所述第一输出模块的控制端连接，所述第二输出控制模块的输出端与所述第二输出模块的控制端连接；
23、优选地，所述第一输出控制模块包括第九晶体管，所述第九晶体管的栅极与所述第二输入模块的输出端连接，所述第九晶体管的第一极连接所述第一时钟信号线，所述第九晶体管的第二极为所述第一输出控制模块的输出端；
24、所述第二输出控制模块包括第十晶体管和第十一晶体管，所述第十晶体管的栅极与所述第一输出模块的控制端连接，所述第十晶体管的第一极连接所述第一电压信号线，所述第十晶体管的第二极与所述第十一晶体管的第一极连接，所述第十一晶体管的第二极为所述第二输出控制模块的输出端，所述第十一晶体管的栅极连接所述第二时钟信号线。
25、所述稳压模块包括第一稳压单元和第二稳压单元，所述第一稳压单元包括第一子晶体管和第二子晶体管，所述第二稳压单元包括第三子晶体管和第四子晶体管；
26、所述第一子晶体管的栅极和所述第二子晶体本文档来自技高网...
【技术保护点】
1.一种移位寄存器，其特征在于，包括移位信号产生模块和驱动控制模块；
2.根据权利要求1所述的移位寄存器，其特征在于，所述驱动控制模块包括第一信号输出单元和第二信号输出单元；
3.根据权利要求2所述的移位寄存器，其特征在于，所述第一信号输出单元包括第一晶体管和第二晶体管，所述第一晶体管的第一极为所述第一信号输出单元的第一输入端，所述第一晶体管的第二极为所述第一信号输出单元的输出端，所述第一晶体管的栅极为所述第一信号输出单元的第一控制端；所述第二晶体管的第一极为所述第一信号输出单元的第二输入端，所述第二晶体管的第二极与所述第一晶体管的第二极连接，所述第二晶体管的栅极为所述第一信号输出单元的第二控制端；
4.根据权利要求2所述的移位寄存器，其特征在于，在所述移位信号的有效电平的时间段内，所述第三控制信号线上的第三控制信号的有效电平在所述第一控制信号线上的第一控制信号的有效电平之后，且所述第三控制信号的有效电平与所述第一控制信号的有效电平不重叠；
5.根据权利要求2所述的移位寄存器，其特征在于，所述第一电压信号线上的第一电压信号为直流电压
6.根据权利要求1所述的移位寄存器，其特征在于，所述移位信号产生模块包括第一输入模块、第二输入模块、第一输出模块和第二输出模块；
7.根据权利要求6所述的移位寄存器，其特征在于，
8.根据权利要求7所述的移位寄存器，其特征在于，所述移位信号产生模块还包括第一输出控制模块和第二输出控制模块，所述第一输出控制模块的输出端与所述第一输出模块的控制端连接，所述第二输出控制模块的输出端与所述第二输出模块的控制端连接。
9.根据权利要求8所述的移位寄存器，其特征在于，所述第一输出控制模块包括第九晶体管，所述第九晶体管的栅极与所述第二输入模块的输出端连接，所述第九晶体管的第一极连接所述第一时钟信号线，所述第九晶体管的第二极为所述第一输出控制模块的输出端；
10.根据权利要求9所述的移位寄存器，其特征在于，所述稳压模块包括第一稳压单元和第二稳压单元，所述第一稳压单元包括第一子晶体管和第二子晶体管，所述第二稳压单元包括第三子晶体管和第四子晶体管；
11.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-10任一项所述的移位寄存器；在所述多个级联的移位寄存器中，下一级移位寄存器接入的触发信号是由上一级移位寄存器中的所述移位信号产生模块的输出端提供。
12.一种显示面板，其特征在于，包括如权利要求11所述的栅极驱动电路；所述显示面板还包括多条沿第一方向延伸的扫描线，所述扫描线沿第二方向依次排列，所述第一方向和所述第二方向相交；所述栅极驱动电路用于依次向所述扫描线传输驱动信号。
...【技术特征摘要】
1.一种移位寄存器，其特征在于，包括移位信号产生模块和驱动控制模块；
2.根据权利要求1所述的移位寄存器，其特征在于，所述驱动控制模块包括第一信号输出单元和第二信号输出单元；
3.根据权利要求2所述的移位寄存器，其特征在于，所述第一信号输出单元包括第一晶体管和第二晶体管，所述第一晶体管的第一极为所述第一信号输出单元的第一输入端，所述第一晶体管的第二极为所述第一信号输出单元的输出端，所述第一晶体管的栅极为所述第一信号输出单元的第一控制端；所述第二晶体管的第一极为所述第一信号输出单元的第二输入端，所述第二晶体管的第二极与所述第一晶体管的第二极连接，所述第二晶体管的栅极为所述第一信号输出单元的第二控制端；
4.根据权利要求2所述的移位寄存器，其特征在于，在所述移位信号的有效电平的时间段内，所述第三控制信号线上的第三控制信号的有效电平在所述第一控制信号线上的第一控制信号的有效电平之后，且所述第三控制信号的有效电平与所述第一控制信号的有效电平不重叠；
5.根据权利要求2所述的移位寄存器，其特征在于，所述第一电压信号线上的第一电压信号为直流电压信号。
6.根据权利要求1所述的移位寄存器，其特征在于，所述移位信号产生模块包括第一输入模块、第二输入模块、第一输出模块和第二输出模块；
7.根据权利要求6所述的移位...
【专利技术属性】
技术研发人员：杨博，赵中满，
申请(专利权)人：云谷固安科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。