【技术实现步骤摘要】
本专利技术涉及显示，尤其涉及一种栅极驱动电路和显示装置。
技术介绍
1、随着显示技术的不断发展，显示装置的应用范围越来越广泛，人们对显示装置的要求也越来越高。现有的栅极驱动电路的结构较为复杂，难以满足窄边框设计的需求。
技术实现思路
1、本专利技术提供了一种栅极驱动电路和显示装置，以简化栅极驱动电路的结构，有利于显示面板窄边框的实现。
2、第一方面，本专利技术实施例提供了一种栅极驱动电路，包括：级联连接的多级移位寄存器；本级所述移位寄存器的信号输出端连接下一级所述移位寄存器的信号输入端；
3、所述移位寄存器包括：两个串联连接于所述移位寄存器的信号输入端和信号输出端之间的受控反相模块；所述受控反相模块包括时钟端、输入端和输出端，所述受控反相模块用于根据所述时钟端的信号，控制是否将所述受控反相模块的输入端接入的信号反相后输出。
4、可选地，所述受控反相模块包括：
5、反相单元，包括输入端、第一电源端、第二电源端、第一输出端和第二输出端；所述反相单元的输入端连接所述受控反相模块的输入端，所述反相单元的第一电源端连接第一电源线，所述反相单元的第二电源端连接第二电源线，所述反相单元的第一输出端连接所述受控反相模块的输出端；所述反相单元用于根据所述反相单元的输入端接入的信号控制所述反相单元的第一电源端与所述反相单元的第一输出端之间是否连通，以及控制所述反相单元的第二电源端与所述反相单元的第二输出端之间是否连通；
6、受控单元，所述受控
7、可选地，所述反相单元包括：第一晶体管和第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均连接所述反相单元的输入端，所述第一晶体管的第一极连接所述反相单元的第一电源端，所述第一晶体管的第二极连接所述反相单元的第一输出端，所述第二晶体管的第一极连接所述反相单元的第二电源端，所述第二晶体管的第二极连接所述反相单元的第二输出端；
8、其中，所述第一晶体管与所述第二晶体管的沟道类型相反；
9、优选地，所述第一晶体管为p型ltps晶体管，所述第二晶体管为n型igzo晶体管；
10、优选地，所述受控单元包括：第三晶体管；所述第三晶体管的栅极连接所述受控单元的控制端，所述第三晶体管的第一极连接所述受控反相模块的输出端，所述第三晶体管的第二极连接所述反相单元的第二输出端；
11、优选地，所述第三晶体管为p型ltps晶体管或n型igzo晶体管。
12、可选地，同一所述移位寄存器中的两个所述受控反相模块包括：第一受控反相模块和第二受控反相模块；所述第一受控反相模块的输入端连接所述移位寄存器的信号输入端，所述第一受控反相模块的输出端连接所述第二受控反相模块的输入端，所述第二受控反相模块的输出端连接所述移位寄存器的信号输出端；
13、其中，同一时刻，同一所述移位寄存器中，所述第一受控反相模块中受控单元的通断状态与所述第二受控反相模块中受控单元的通断状态相同；
14、以及，同一时刻，相邻两级所述移位寄存器中的两个第一受控反相模块中受控单元的通断状态相反。
15、可选地，同一所述移位寄存器中，所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的导通电平相同，所述第一受控反相模块的时钟端与所述第二受控反相模块的时钟端连接同一时钟信号线；
16、或者，
17、同一所述移位寄存器中，所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的截止电平相同，所述第一受控反相模块的时钟端与所述第二受控反相模块的时钟端分别连接两条时钟信号线；其中，同一时刻，两条所述时钟信号线中传输的信号的大小相同，相位相反。
18、可选地，同一所述移位寄存器中，所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的导通电平相同的情况下，相邻两级所述移位寄存器中的所述第一受控反相模块的时钟端分别对应连接两条时钟信号线；其中，同一时刻，两条所述时钟信号线中传输的信号的大小相同，相位相反；
19、同一所述移位寄存器中，若所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的截止电平相同的情况下，本级所述移位寄存器中的第一受控反相模块的时钟端与下一级所述移位寄存器中的第二受控反相模块的时钟端连接同一时钟信号线，本级所述移位寄存器中的第二受控反相模块的时钟端与下一级所述移位寄存器中的第一受控反相模块的时钟端连接同一时钟信号线。
20、可选地，两条所述时钟信号线分别对应连接驱动芯片的两个时钟信号输出端。
21、可选地，所述的栅极驱动电路，还包括：反相模块，所述反相模块的输入端和其中一条时钟信号线均连接驱动芯片的同一时钟信号输出端，所述反相模块的输出端连接另外一条时钟信号线；
22、优选地，所述反相模块包括：第四晶体管和第五晶体管；所述第四晶体管的栅极和所述第五晶体管的栅极均连接所述反相模块的输入端，所述第四晶体管的第一极连接第一电源线，所述第五晶体管的第一极连接第二电源线，所述第四晶体管的第二极和所述第五晶体管的第二极均连接所述反相模块的输出端；其中，所述第四晶体管与所述第五晶体管的沟道类型相反；
23、优选地，所述第四晶体管为p型ltps晶体管，所述第五晶体管为n型igzo晶体管；
24、优选地，所述栅极驱动电路设置于显示面板的非显示区；
25、优选地，所述显示面板的非显示区包括上边框、下边框、左边框和右边框；所述反相模块设置于所述上边框或所述下边框；所述移位寄存器设置于所述左边框或所述右边框。
26、可选地，所述的栅极驱动电路，包括：层叠设置的第一有源层、第一金属层、第二有源层、第三金属层和第四金属层；
27、所述p型ltps晶体管的沟道区、源区和漏区设置于所述第一有源层中；所述p型ltps晶体管的栅极设置于所述第一金属层中；所述p型ltps晶体管的第一极和第二极均设置于所述第四金属层中；其中，所述p型ltps晶体管的栅极对应所述p型ltps晶体管的沟道区设置，所述p型ltps晶体管的第一极和第二极分别对应所述p型ltps晶体管的源区和漏区设置；
28、所述n型igzo晶体管的沟道区、源区和漏区设置于所述第二有源层中；所述n型igzo晶体管的栅极设置于所述第三金属层中；所述n型igzo晶体管的第一极和第二极均设置于所述第四金属层中；其中，所述n型igzo晶体管的栅极对应所述n型igzo晶体管的沟道区设置，所述n型igzo晶体管的第一极和第二极分别对应所述n型igzo晶体管的源区和漏区设置；
29、优选地，所述栅极驱动电路还包括：第二金属层，设置于所述第一金属层和所述第二有源层之间；至少本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：级联连接的多级移位寄存器；本级所述移位寄存器的信号输出端连接下一级所述移位寄存器的信号输入端；
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述受控反相模块包括：
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述反相单元包括：第一晶体管和第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均连接所述反相单元的输入端，所述第一晶体管的第一极连接所述反相单元的第一电源端，所述第一晶体管的第二极连接所述反相单元的第一输出端，所述第二晶体管的第一极连接所述反相单元的第二电源端，所述第二晶体管的第二极连接所述反相单元的第二输出端；
4.根据权利要求2所述的栅极驱动电路，其特征在于，同一所述移位寄存器中的两个所述受控反相模块包括：第一受控反相模块和第二受控反相模块；所述第一受控反相模块的输入端连接所述移位寄存器的信号输入端，所述第一受控反相模块的输出端连接所述第二受控反相模块的输入端，所述第二受控反相模块的输出端连接所述移位寄存器的信号输出端；
5.根据权利要求4所述的栅极驱动电路，其特征在
6.根据权利要求5所述的栅极驱动电路，其特征在于，同一所述移位寄存器中，所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的导通电平相同的情况下，相邻两级所述移位寄存器中的所述第一受控反相模块的时钟端分别对应连接两条时钟信号线；其中，同一时刻，两条所述时钟信号线中传输的信号的大小相同，相位相反；
7.根据权利要求6所述的栅极驱动电路，其特征在于，两条所述时钟信号线分别对应连接驱动芯片的两个时钟信号输出端。
8.根据权利要求6所述的栅极驱动电路，其特征在于，还包括：反相模块，所述反相模块的输入端和其中一条时钟信号线均连接驱动芯片的同一时钟信号输出端，所述反相模块的输出端连接另外一条时钟信号线；
9.根据权利要求3或8所述的栅极驱动电路，其特征在于，包括：层叠设置的第一有源层、第一金属层、第二有源层、第三金属层和第四金属层；
10.一种显示装置，其特征在于，包括：显示面板和驱动芯片；所述显示面板中设置有权利要求1-9中任一项所述的栅极驱动电路，所述驱动芯片的启动信号输出端连接所述栅极驱动电路中第一级移位寄存器的信号输入端。
...【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：级联连接的多级移位寄存器；本级所述移位寄存器的信号输出端连接下一级所述移位寄存器的信号输入端；
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述受控反相模块包括：
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述反相单元包括：第一晶体管和第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极均连接所述反相单元的输入端，所述第一晶体管的第一极连接所述反相单元的第一电源端，所述第一晶体管的第二极连接所述反相单元的第一输出端，所述第二晶体管的第一极连接所述反相单元的第二电源端，所述第二晶体管的第二极连接所述反相单元的第二输出端；
4.根据权利要求2所述的栅极驱动电路，其特征在于，同一所述移位寄存器中的两个所述受控反相模块包括：第一受控反相模块和第二受控反相模块；所述第一受控反相模块的输入端连接所述移位寄存器的信号输入端，所述第一受控反相模块的输出端连接所述第二受控反相模块的输入端，所述第二受控反相模块的输出端连接所述移位寄存器的信号输出端；
5.根据权利要求4所述的栅极驱动电路，其特征在于，同一所述移位寄存器中，所述第一受控反相模块中受控单元的导通电平与所述第二受控反相模块中受控单元的导通电平...
【专利技术属性】
技术研发人员：潘康观，郭恩卿，盖翠丽，李俊峰，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。