【技术实现步骤摘要】
本专利技术涉及数据交互，尤其涉及一种同步fifo电路及其控制方法。
技术介绍
1、当多个模块或组件之间需要进行数据交换时，同步fifo(synchronous fifo)是一种常用的解决方案。同步fifo提供了一种可靠且有效的方式来实现并行系统中的数据传输和同步。在并行系统中，不同的模块可能以不同的频率产生数据或处理数据，如果没有合适的同步机制，就会导致数据的丢失、错位或不可靠的传输。同步fifo通过使用同步信号和先进先出的原则，解决了这些数据传输和同步的问题。
2、现有的同步fifo一般使用ram作为存储单元，使用ram一般要购买ip从而使成本增加，而且使用ram对数据格式不利于针对特定场景进行定制化设计容易造成面积资源浪费，现有同步fifo在空闲状态未进行低功耗设计易造成能源浪费。现有同步fifo存在假满假空现象。
技术实现思路
1、本专利技术的目的在于提供一种同步fifo电路及其控制方法，增加时钟门控电路，避免了不必要的存储单元翻转带来的动态功耗。
2、为解决...
【技术保护点】
1.一种同步FIFO电路，其特征在于，所述同步FIFO电路包括：
2.根据权利要求1所述的同步FIFO电路，其特征在于，所述存储单元包括选择输入开关、选择输出开关和至少两个存储模块，所述至少两个存储模块分别连接所述选择输入开关和选择输出开关，在写入数据时所述选择输入开关用于选择将输入数据写入至少两个存储模块中的一个存储模块内，在读出数据时所述选择输出开关用于选择至少两个存储模块中的一个存储模块的数据输出。
3.根据权利要求2所述的同步FIFO电路，其特征在于，所述存储单元还包括缓存存储模块，所述缓存存储模块的输入端用于接收所述写入控制逻辑单元写...
【技术特征摘要】
1.一种同步fifo电路，其特征在于，所述同步fifo电路包括：
2.根据权利要求1所述的同步fifo电路，其特征在于，所述存储单元包括选择输入开关、选择输出开关和至少两个存储模块，所述至少两个存储模块分别连接所述选择输入开关和选择输出开关，在写入数据时所述选择输入开关用于选择将输入数据写入至少两个存储模块中的一个存储模块内，在读出数据时所述选择输出开关用于选择至少两个存储模块中的一个存储模块的数据输出。
3.根据权利要求2所述的同步fifo电路，其特征在于，所述存储单元还包括缓存存储模块，所述缓存存储模块的输入端用于接收所述写入控制逻辑单元写入的数据，所述缓存存储模块的输出端连接所述至少两个存储模块。
4.根据权利要求3所述的同步fifo电路，其特征在于，所述缓存存储模块和所述至少两个存储模块均采用寄存器。
5.根据权利要求4所述的同步fifo电路，其特征在于，所述至少两个存储模块包括第一存储模块、第二存储模块、第三存储模块和第四存储模块，所述第一存储模块、第二...
【专利技术属性】
技术研发人员：乔树山，王建超，游恒，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。