【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种半导体结构及其制备方法。
技术介绍
1、动态随机存储器(dynamic random access memory，简称dram)是常用的半导体存储器件，包括许多重复的存储单元。每个存储单元通常包括晶体管和电容器，晶体管的栅极与字线(word line，简称wl)相连、漏极与位线(bit line，简称bl)相连、源极与电容器相连。
2、随着半导体芯片的不断发展，其关键尺寸不断减小，在外围电路区制作导电插塞时，通常是先在衬底上的叠层结构上设置掩膜层，以图案化的掩膜层为掩膜，通过干法刻蚀工艺在叠层结构上形成导电孔，导电孔暴露衬底上晶体管结构的源极或漏极，在导电孔内沉积导电材料，形成导电插塞，以通过导电插塞与晶体管结构中源极/漏极电连接。
3、然而，相关技术中的受限于晶体管尺寸以及工艺限制，所制备的导电孔的孔径尺寸小，导致形成在导电孔内的导电插塞的电阻大，从而导致半导体结构的电学性能可靠性差的技术问题。
技术实现思路
1、鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，能够减小形成在导电孔中的导电插塞的电阻，从而提升半导体结构的电学性能的可靠性。
2、为了实现上述目的，本申请实施例提供如下技术方案：
3、本申请实施例第一方面提供一种半导体结构的制备方法，包括：
4、提供衬底，所述衬底包括晶体管结构；
5、在所述衬底上形成叠层结构，所述叠层结构包括沿所述衬底的厚度方向依次层叠设置
6、在所述叠层结构上形成贯穿所述叠层结构的通孔，以暴露所述晶体管结构的源极/漏极；
7、刻蚀所述通孔位于所述介质层中的至少部分侧壁，在所述绝缘层和所述介质层中形成导电孔；其中，所述导电孔的中间部位的孔径尺寸大于两端的孔径尺寸。
8、在一些可选的实施方式中，刻蚀所述通孔的位于介质层中的至少部分侧壁，在所述绝缘层和所述介质层中形成导电孔的步骤中，包括：
9、通过干法刻蚀气体对所述通孔位于所述介质层中的至少部分侧壁进行刻蚀，所述干法刻蚀气体在所述通孔的中间部的气体流量大于所述通孔的两端处的气体流量。
10、在一些可选的实施方式中，所述干法刻蚀气体包括：主刻蚀气体、氨气和惰性气体，所述主刻蚀气体、氨气和惰性气体的通入流量比为4:4:1～2:2:1。
11、在一些可选的实施方式中，所述主刻蚀气体为含氟气体。
12、在一些可选的实施方式中，通过所述干法刻蚀气体对所述通孔的侧壁进行刻蚀时，所述介质层相对于所述绝缘层的刻蚀选择比大于10:1。
13、在一些可选的实施方式中，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀的时长为20s～30s。
14、在一些可选的实施方式中，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀之前，还包括：
15、向所述通孔中通入氧气，去除所述通孔的侧壁上的形成的黏附层；
16、通过酸洗溶液去除所述氧气与所述黏附层反应后的副产物及剩余黏附层。
17、在一些可选的实施方式中，刻蚀所述通孔位于所述介质层中的至少部分侧壁，在所述绝缘层和所述介质层中形成导电孔之后，还包括：
18、在所述导电孔内形成导电插塞。
19、在一些可选的实施方式中，在所述导电孔内形成导电插塞之前，还包括：
20、在所述导电孔的孔壁上形成阻挡层。
21、在一些可选的实施方式中，在所述导电孔的孔壁上形成阻挡层的步骤中，包括：
22、在所述导电孔的孔壁上形成金属层，并对所述导电孔进行热处理，以在所述导电孔的孔壁上形成欧姆接触层；
23、在所述欧姆接触层上形成阻挡层。
24、本申请实施例第二方面还提供一种半导体结构，包括：
25、衬底，所述衬底包括晶体管结构；
26、叠层结构，位于所述衬底上，所述叠层结构包括沿垂直于所述衬底的方向依次层叠设置的介质层和绝缘层，所述绝缘层设置在所述介质层背离所述衬底的一侧；
27、导电孔，贯穿所述叠层结构，以暴露所述晶体管结构的源极/漏极，其中，所述导电孔中间部位的空间尺寸大于两端的孔径尺寸。
28、在一些可选的实施方式中，所述导电孔的中间部位的孔径尺寸与所述导电孔的两端的孔径尺寸的尺寸差为6nm～7nm。
29、在一些可选的实施方式中，所述导电孔中间部位靠近所述绝缘层底面，所述导电孔中间部位的最宽处与所述绝缘层底面的距离为所述导电孔高度的1/2～1/3。
30、在一些可选的实施方式中，所述导电孔内设置有导电插塞，所述导电插塞与所述晶体管的源极/漏极连接。
31、在一些可选的实施方式中，所述导电插塞与所述导电孔的孔壁之间还设置有阻挡层。
32、在一些可选的实施方式中，所述阻挡层与所述导电孔的孔壁之间还设置有欧姆接触层。
33、在一些可选的实施方式中，所述阻挡层为氮化钛；和/或，所述欧姆接触层为金属硅化物层。
34、与相关技术相比，本申请实施例提供的半导体结构的制备方法至少具有如下优点：
35、本申请实施例提供的半导体结构的制备方法包括：提供衬底，衬底包括晶体管结构；在衬底上形成叠层结构，叠层结构包括沿衬底的厚度方向依次层叠设置的介质层和绝缘层，绝缘层设置在介质层背离衬底的一侧；在叠层结构上形成贯穿叠层结构的通孔，以暴露晶体管结构的源极/漏极；刻蚀通孔位于介质层中的至少部分侧壁，在绝缘层和介质层中形成导电孔；其中，导电孔的中间部位的孔径尺寸大于两端的孔径尺寸。上述方案中，通过刻蚀通孔位于介质层中的至少部分侧壁，以使得在绝缘层和介质层中形成的导电孔的中间部位的孔径尺寸大于两端的孔径尺寸，从而可以增大形成在导电孔中的导电插塞的尺寸，从而能够减小导电插塞的电阻，进而提升半导体结构的电学性能的可靠性。
36、除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀所述通孔的位于所述介质层中的至少部分侧壁，在所述绝缘层和所述介质层中形成导电孔的步骤中，包括：
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述干法刻蚀气体包括：主刻蚀气体、氨气和惰性气体，所述主刻蚀气体、氨气和惰性气体的通入流量比为：4：4：1～2：2：1；
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的侧壁进行刻蚀时，所述介质层相对于所述绝缘层的刻蚀选择比大于10:1。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀的时长为20s～30s。
6.根据权利要求2所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀之前，还包括：
7.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述通孔位
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在所述导电孔内形成导电插塞之前，还包括：
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在所述导电孔的孔壁上形成阻挡层的步骤中，包括：
10.一种半导体结构，其特征在于，包括：
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述导电孔的中间部位的孔径尺寸与所述导电孔的两端的孔径尺寸的尺寸差为6nm～7nm。
12.根据权利要求10所述的半导体结构，其特征在于，所述导电孔中间部位靠近所述绝缘层底面，所述导电孔中间部位最宽处与所述绝缘层底面的距离为所述导电孔高度的1/2～1/3。
13.根据权利要求10所述的半导体结构，其特征在于，所述导电孔内设置有导电插塞，所述导电插塞与所述晶体管结构的源极/漏极连接。
14.根据权利要求13所述的半导体结构，其特征在于，所述导电插塞与所述导电孔的孔壁之间还设置有阻挡层。
15.根据权利要求14所述的半导体结构，其特征在于，所述阻挡层与所述导电孔的孔壁之间还设置有欧姆接触层；
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，刻蚀所述通孔的位于所述介质层中的至少部分侧壁，在所述绝缘层和所述介质层中形成导电孔的步骤中，包括：
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述干法刻蚀气体包括：主刻蚀气体、氨气和惰性气体，所述主刻蚀气体、氨气和惰性气体的通入流量比为：4：4：1～2：2：1；
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的侧壁进行刻蚀时，所述介质层相对于所述绝缘层的刻蚀选择比大于10:1。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀的时长为20s～30s。
6.根据权利要求2所述的半导体结构的制备方法，其特征在于，通过所述干法刻蚀气体对所述通孔的位于所述介质层中的至少部分侧壁刻蚀之前，还包括：
7.根据权利要求1-3中任一项所述的半导体结构的制备方法，其特征在于，刻蚀所述通孔位于所述介质层中的至少部分侧壁，在所述绝缘层和...
【专利技术属性】
技术研发人员：马明明，吴志凯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。