【技术实现步骤摘要】
技术介绍
1、存在对改进计算装置的急切需要，以能够实现对复杂系统进行建模、提供减少的计算时间和其他考虑因素的不断增加需求。在一些上下文中，集成电路的缩放特征一直是这类改进的推动力。在材料、装置结构、电路布局等等方面已经取得其他进展。当前，存在对超低pmos(p型金属氧化物半导体)阈值电压装置的需要。实现超低pmos阈值电压(ulvtp)面临许多难题。当前方式包括功函数金属调谐、掺杂剂注入以及在装置中形成pmos偶极。但是，这些方式面临困难，诸如引起填充窄栅沟槽方面的困难的功函数金属调谐、引起迁移率方面的降级的掺杂剂注入技术、引起处理复杂化的偶极形成等等。
2、正是针对这些和其他考虑因素，才一直需要所呈现的改进。随着改进计算效率的期望变得更加普遍，这类改进可变得至关重要。
技术实现思路
【技术保护点】
1.一种设备，包括：
2.如权利要求1所述的设备，其中，所述第一晶体管和所述第三晶体管包括NMOS晶体管，以及所述第二晶体管和所述第四晶体管包括PMOS晶体管。
3.如权利要求2所述的设备，其中，所述第四晶体管将操作在比所述第二晶体管更低的阈值电压。
4.如权利要求2所述的设备，其中，所述第一晶体管单元包括：多个第一NMOS晶体管，包括第一NMOS栅电极；以及多个第一PMOS晶体管，包括通过所述介电材料与所述第一NMOS栅电极分离的第一PMOS栅电极；以及所述第二晶体管单元包括多个第二NMOS晶体管和多个第二PMOS晶体管，其中所述第二NMOS晶体管和所述第二PMOS晶体管中的对应晶体管包括与所述第三半导体主体正交延伸的共享栅电极。
5.如权利要求1至4中任一项所述的设备，其中，所述第一晶体管包括第一沟道区，所述第二晶体管包括第二沟道区，所述第三晶体管包括第三沟道区，以及所述第四晶体管包括第四沟道区，并且其中所述第一沟道区和所述第三沟道区包括第一材料组成，以及所述第二沟道区和所述第四沟道区包括第二材料组成。
6.如权利要
7.如权利要求6所述的设备，其中，所述第一区域和所述第二区域各自包括所述第一功函数金属和所述第二功函数金属之上的公共连续填充金属。
8.如权利要求1至4中任一项所述的设备，其中，所述第二晶体管单元进一步包括第五晶体管和第六晶体管，其中所述第五晶体管与所述第三晶体管共享源极或漏极，以及所述第六晶体管与所述第四晶体管共享源极或漏极，并且其中所述第五晶体管和所述第六晶体管包括毗连第四栅电极。
9.如权利要求8所述的设备，其中，所述第二晶体管单元进一步包括：第七晶体管，包括被耦合到所述第三半导体主体的第五栅电极；以及第八晶体管，包括被耦合到所述第四半导体主体的第六栅电极；其中所述介电材料将所述第五栅电极与所述第六栅电极分离。
10.如权利要求8所述的设备，其中，所述第二晶体管单元进一步包括第七晶体管和第八晶体管，其中所述第七晶体管与所述第五晶体管共享源极或漏极，以及所述第八晶体管与所述第六晶体管共享源极或漏极，并且其中所述第七晶体管和所述第八晶体管包括毗连第五栅电极。
11.一种设备，包括：
12.如权利要求11所述的设备，其中，所述第二PMOS晶体管将操作在比所述第一PMOS晶体管更低的阈值电压。
13.如权利要求12所述的设备，其中，所述第一PMOS晶体管将操作在不多于250mV的阈值电压，以及所述第二PMOS晶体管将操作在不多于200mV的阈值电压。
14.如权利要求11至13中的任一项所述的设备，其中，所述第一CMOS单元包括：多个第一NMOS晶体管，包括第一NMOS栅电极；以及
15.如权利要求11至13中的任一项所述的设备，其中，所述共享第三栅电极包括所述第三半导体主体之上的第一区域和所述第四半导体主体之上的第二区域，所述第一区域包括与所述第三半导体主体相邻的第一功函数金属，以及所述第二区域包括与所述第四半导体主体相邻的第二功函数金属，其中所述第一区域和所述第二区域各自包括所述第一功函数金属和所述第二功函数金属之上的公共连续填充金属。
16.一种系统，包括：
17.如权利要求16所述的系统，其中，所述第一晶体管和所述第三晶体管包括NMOS晶体管，以及所述第二晶体管和所述第四晶体管包括PMOS晶体管。
18.如权利要求17所述的系统，其中，所述第四晶体管将操作在比所述第二晶体管更低的阈值电压。
19.如权利要求17所述的系统，其中，所述第一晶体管单元包括：多个第一NMOS晶体管，包括第一NMOS栅电极；以及多个第一PMOS晶体管，包括通过所述介电材料与所述第一NMOS栅电极分离的第一PMOS栅电极；以及所述第二晶体管单元包括多个第二NMOS晶体管和多个第二PMOS晶体管，其中所述第二NMOS晶体管和所述第二CMOS晶体管中的对应晶体管包括与所述第三半导体主体正交延伸的共享栅电极。
20.如权利要求16至19中的任一项所述的系统，其中，所述第一晶体管包括第一沟道区，所述第二晶体管包括第二沟道区，所述第三晶体管包括第三沟道区，以及所述第四晶体管包括第四沟道区，并且其中所述第一沟道区和所述第三沟道区包括第一材料组成，以及所述第二沟道区和所述第四...
【技术特征摘要】
1.一种设备，包括：
2.如权利要求1所述的设备，其中，所述第一晶体管和所述第三晶体管包括nmos晶体管，以及所述第二晶体管和所述第四晶体管包括pmos晶体管。
3.如权利要求2所述的设备，其中，所述第四晶体管将操作在比所述第二晶体管更低的阈值电压。
4.如权利要求2所述的设备，其中，所述第一晶体管单元包括：多个第一nmos晶体管，包括第一nmos栅电极；以及多个第一pmos晶体管，包括通过所述介电材料与所述第一nmos栅电极分离的第一pmos栅电极；以及所述第二晶体管单元包括多个第二nmos晶体管和多个第二pmos晶体管，其中所述第二nmos晶体管和所述第二pmos晶体管中的对应晶体管包括与所述第三半导体主体正交延伸的共享栅电极。
5.如权利要求1至4中任一项所述的设备，其中，所述第一晶体管包括第一沟道区，所述第二晶体管包括第二沟道区，所述第三晶体管包括第三沟道区，以及所述第四晶体管包括第四沟道区，并且其中所述第一沟道区和所述第三沟道区包括第一材料组成，以及所述第二沟道区和所述第四沟道区包括第二材料组成。
6.如权利要求1至4中任一项所述的设备，其中，所述毗连第三栅电极包括所述第三半导体主体之上的第一区域和所述第四半导体主体之上的第二区域，所述第一区域包括与所述第三半导体主体相邻的第一功函数金属，以及所述第二区域包括与所述第四半导体主体相邻的第二功函数金属。
7.如权利要求6所述的设备，其中，所述第一区域和所述第二区域各自包括所述第一功函数金属和所述第二功函数金属之上的公共连续填充金属。
8.如权利要求1至4中任一项所述的设备，其中，所述第二晶体管单元进一步包括第五晶体管和第六晶体管，其中所述第五晶体管与所述第三晶体管共享源极或漏极，以及所述第六晶体管与所述第四晶体管共享源极或漏极，并且其中所述第五晶体管和所述第六晶体管包括毗连第四栅电极。
9.如权利要求8所述的设备，其中，所述第二晶体管单元进一步包括：第七晶体管，包括被耦合到所述第三半导体主体的第五栅电极；以及第八晶体管，包括被耦合到所述第四半导体主体的第六栅电极；其中所述介电材料将所述第五栅电极与所述第六栅电极分离。
10.如权利要求8所述的设备，其中，所述第二晶体管单元进一步包括第七晶体管和第八晶体管，其中所述第七晶体管与所述第五晶体管共享源极或漏极，以及所述第八晶体管与所述第六晶体管共享源极或漏极，并且其中所述第七晶体管和所述第八晶体管包括毗连第五栅电极。
11.一种设备，包括：
12.如权利要求11所述的设备，其中，所述第二pmos晶体管将操作在比所述第一pmos晶体管更低的阈值电压。
13.如权利要求12所述的设备，其中，所述第一pmos晶体管将操作在不多于250mv的阈值电压，以及所述第二pmos晶体管将操作在不多于200mv的阈值电压。
14.如权利要求11至13中的任一项所述的设备，其中，所述第一cmos单元包括：多个第一nmos晶体管，包括第一nmos栅电极；以及
15.如权...
【专利技术属性】
技术研发人员：褚涛，M·张，Y·罗，P·A·帕坎，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。