【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种屏蔽栅沟槽型mos器件及其制造方法。
技术介绍
1、沟槽型mos器件因其诸多优点而成为了主流mos器件。其中，屏蔽栅沟槽(shieldgate trench，sgt)型mos器件是目前最先进的功率mosfet器件技术，能够降低系统的导通损耗和开关损耗，提高系统的使用效率。sgt型mos器件的栅结构包括屏蔽栅和多晶硅栅(gate poly)，多晶硅栅用作栅电极，屏蔽栅通常也称为源多晶硅(source poly)，都形成于沟槽中且相互通过栅间氧化层(inter po1y oxide,ipo)绝缘隔离开。
2、现有的屏蔽栅沟槽型mos器件常存在电压斜坡(v-ramp)和接地电流(ig)较差的问题，难以满足更高性能的器件需求。
技术实现思路
1、本专利技术的目的在于提供一种屏蔽栅沟槽型mos器件的制造方法，以解决现有技术中屏蔽栅沟槽型mos器件常存在电压斜坡(v-ramp)和接地电流(ig)较差的问题。
2、为了解决上述技术问题，本专利技术提供一种屏蔽栅沟槽型mos器件的制造方法，所述屏蔽栅沟槽型mos器件的制造方法包括：
3、提供半导体衬底，所述半导体衬底中形成有沟槽；
4、在所述沟槽中形成屏蔽栅结构，所述屏蔽栅结构包括第一栅介质层以及位于所述第一栅介质层中的屏蔽栅；
5、在所述沟槽中形成栅间介质层，所述栅间介质层位于所述屏蔽栅结构上；
6、在所述栅间介质层上沉积第一牺牲氧化层，所述
7、通过第一热氧化工艺在所述半导体衬底和所述第一牺牲氧化层之间形成第二牺牲氧化层；
8、对所述第一牺牲氧化层以及所述第二牺牲氧化层执行湿法刻蚀工艺，以暴露出所述沟槽的侧壁；以及，
9、在所述沟槽中形成多晶硅栅结构，所述多晶硅栅结构位于所述栅间介质层上，所述多晶硅栅结构包括第二栅介质层以及位于所述第二栅介质层中的多晶硅栅。
10、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述在所述沟槽中形成栅间介质层，所述栅间介质层位于所述屏蔽栅结构上包括：
11、形成栅间介质材料层，所述栅间介质材料层填满所述沟槽并延伸覆盖所述半导体衬底的表面；以及，
12、对所述栅间介质材料层执行干法刻蚀工艺，去除所述半导体衬底表面的所述栅间介质材料层以及所述沟槽中的部分所述栅间介质材料层，暴露出所述沟槽的部分侧壁，并形成所述栅间介质层；
13、其中，所述栅间介质层和所述沟槽的侧壁之间形成有凹口。
14、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述在所述栅间介质层上沉积第一牺牲氧化层包括：所述第一牺牲氧化层填满所述凹口。
15、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，通过化学气相沉积工艺在所述栅间介质层上沉积所述第一牺牲氧化层。
16、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述第一牺牲氧化层的厚度介于之间。
17、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述第一热氧化工艺的温度介于500℃～1000℃。
18、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述在所述沟槽中形成多晶硅栅结构包括：
19、通过第二热氧化工艺在所述沟槽中形成所述第二栅介质层，所述第二栅介质层覆盖所述沟槽的侧壁并延伸覆盖所述半导体衬底的表面；以及，
20、在所述沟槽中填充所述多晶硅栅。
21、可选的，在所述的屏蔽栅沟槽型mos器件的制造方法中，所述第一栅介质层的厚度介于之间；所述第二栅介质层的厚度介于之间。
22、本专利技术还提供一种屏蔽栅沟槽型mos器件，所述屏蔽栅沟槽型mos器件包括：
23、半导体衬底，所述半导体衬底中形成有沟槽；
24、位于所述沟槽中的屏蔽栅结构，所述屏蔽栅结构包括第一栅介质层以及位于所述第一栅介质层中的屏蔽栅；
25、位于所述沟槽中的栅间介质层，所述栅间介质层位于所述屏蔽栅结构上，所述栅间介质层和所述沟槽的侧壁之间形成有凹口；
26、填充在所述凹口中的牺牲氧化层；以及，
27、位于所述沟槽中的多晶硅栅结构，所述多晶硅栅结构位于所述栅间介质层上，所述多晶硅栅结构包括第二栅介质层以及位于所述第二栅介质层中的多晶硅栅。
28、可选的，在所述的屏蔽栅沟槽型mos器件中，所述第一栅介质层的厚度介于之间；所述第二栅介质层的厚度介于之间。
29、专利技术人研究发现，现有的屏蔽栅沟槽型mos器件存在电压斜坡(v-ramp)和接地电流(ig)较差的原因在于，其栅间氧化层的形貌不佳，导致形成多晶硅栅结构时，其中的栅介质层的形貌不佳、厚度不均，特别的，位于沟槽转角(corner)位置的栅介质层会偏薄，从而影响了电压斜坡(v-ramp)和接地电流(ig)等参数性能。
30、在本专利技术提供的屏蔽栅沟槽型mos器件及其制造方法中，在形成栅间介质层后，通过沉积第一牺牲氧化层、热氧化工艺形成第二牺牲氧化层，再接着对所述第一牺牲氧化层以及所述第二牺牲氧化层执行湿法刻蚀工艺，以暴露出所述沟槽的侧壁，从而改善了所述栅间介质层的形貌，由此，在形成多晶硅栅结构时，能够形成形貌较佳、厚度均匀的栅介质层，从而能够得到电压斜坡(v-ramp)和接地电流(ig)等参数性能较佳的屏蔽栅沟槽型mos器件。
本文档来自技高网...【技术保护点】
1.一种屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述屏蔽栅沟槽型MOS器件的制造方法包括：
2.如权利要求1所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述在所述沟槽中形成栅间介质层，所述栅间介质层位于所述屏蔽栅结构上包括：
3.如权利要求2所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述在所述栅间介质层上沉积第一牺牲氧化层包括：所述第一牺牲氧化层填满所述凹口。
4.如权利要求1～3中任一项所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，通过化学气相沉积工艺在所述栅间介质层上沉积所述第一牺牲氧化层。
5.如权利要求4所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述第一牺牲氧化层的厚度介于之间。
6.如权利要求1～3中任一项所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述第一热氧化工艺的温度介于500℃～1000℃。
7.如权利要求1～3中任一项所述的屏蔽栅沟槽型MOS器件的制造方法，其特征在于，所述在所述沟槽中形成多晶硅栅结构包括：
8.如权利要求1～3中
9.一种屏蔽栅沟槽型MOS器件，其特征在于，所述屏蔽栅沟槽型MOS器件包括：
10.如权利要求9所述的屏蔽栅沟槽型MOS器件，其特征在于，所述第一栅介质层的厚度介于之间；所述第二栅介质层的厚度介于之间。
...【技术特征摘要】
1.一种屏蔽栅沟槽型mos器件的制造方法，其特征在于，所述屏蔽栅沟槽型mos器件的制造方法包括：
2.如权利要求1所述的屏蔽栅沟槽型mos器件的制造方法，其特征在于，所述在所述沟槽中形成栅间介质层，所述栅间介质层位于所述屏蔽栅结构上包括：
3.如权利要求2所述的屏蔽栅沟槽型mos器件的制造方法，其特征在于，所述在所述栅间介质层上沉积第一牺牲氧化层包括：所述第一牺牲氧化层填满所述凹口。
4.如权利要求1～3中任一项所述的屏蔽栅沟槽型mos器件的制造方法，其特征在于，通过化学气相沉积工艺在所述栅间介质层上沉积所述第一牺牲氧化层。
5.如权利要求4所述的屏蔽栅沟槽型mos器件的制造方法，其特征在于，所述第一牺牲氧化层的厚度...
【专利技术属性】
技术研发人员：王登，徐西贤，阚志国，
申请(专利权)人：芯联集成电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。