【技术实现步骤摘要】
本专利技术属于功率半导体器件领域，具体涉及一种具有高性能的槽栅sic mosfet器件。
技术介绍
1、宽禁带半导体材料具有高热导率、宽禁带等特点，其制作的功率mosfet器件具有更高的击穿电压、超低的比导通电阻，非常适合电力电子系统开关应用；但是，宽禁带半导体超高的临界击穿电场带来的一个问题是其制成的mosfet栅氧化层会提前击穿，所以必须对栅氧化层进行电场保护，常见的措施为在栅氧底部或者临近的两边设置接地的p型电场屏蔽区。
2、现有技术中，专利申请号为202310558184.2的专利公开了一种具有电场屏蔽区的槽栅sicmosfet元胞，该元胞结构利用两个槽栅之间的p型区5将槽栅底部的电场屏蔽区接地，在提供有效电场屏蔽效果的同时，在单元胞内将槽栅底部p型区接地，避免浮空p型区空穴无法补充导致的动态电阻增大的技术难题。然而，两个槽栅之间的p型区5占用了一半的沟道密度，导致sicmosfet沟道电阻增大，不利于比导通电阻的降低。并且，sicmosfet采用传统的体二极管进行反向续流时，导通压降在3v以上，且反向恢复电荷大，随温度急剧增大。
技术实现思路
1、为解决以上现有技术存在的问题，本专利技术提出了一种具有高性能的槽栅sicmosfet器件，该器件包括：漏极欧姆接触电极4；在漏极欧姆接触电极4上依次设置半导体衬底3、缓冲层2以及耐压层1；在耐压层1内设置两个槽，两个槽的槽壁上设置有栅介质层10，槽内填充有多晶硅栅11，两个槽的底部分别设置有电场屏蔽区6，两个槽之间交
2、优选的，两个p型连通区5之间的通道区域设置有n型反型层沟道或者集成肖特基二极管或者常关型jfet。
3、进一步的，在通道区域中的n型反型层沟道包括：为所述p型连通区5之间的电流拓展区15内设置有额外反型层沟道区，所述反型层沟道区包括p型基区8、n+欧姆接触区9以及欧姆接触金属13。
4、进一步的，通道区域中的集成肖特基二极管包括所述p型连通区5之间的电流拓展区15上设置有由源极金属14构成的肖特基接触金属16。
5、进一步的，通道区域中的常关型jfet包括将p型连通区5之间的电流拓展区15上的n+欧姆接触区9，n+欧姆接触区9上的欧姆接触金属13作为常关型jfet。
6、优选的，半导体衬底3为n+重掺杂宽禁带半导体衬底。
7、本专利技术的有益效果：
8、本专利技术如果通过在两个槽之间引入交替设置的沟道和p型区5，在对槽栅形成强有力的保护的同时，通过引入额外的沟道区域，降低沟道电阻和整体电阻，并且引入的额外沟道密度可以通过调节p型区5的宽度(d2)和沟道宽度(d1)进行优化调整。如果通过在两个槽之间引入交替设置的肖特基二极管和p型区5，在对槽栅形成强有力的保护的同时，显著降低反向导通压降。如果通过在两个槽之间引入交替设置的常关型jfet和p型区5，在对槽栅形成强有力的保护的同时，显著降低反向导通压降，并且具有很好的温度特性。
本文档来自技高网...【技术保护点】
1.一种具有高性能的槽栅SiC MOSFET器件，其特征在于，包括：漏极欧姆接触电极(4)；在漏极欧姆接触电极(4)上依次设置半导体衬底(3)、缓冲层(2)以及耐压层(1)；在耐压层(1)内设置两个槽，两个槽的槽壁上设置有栅介质层(10)，槽内填充有多晶硅栅(11)，两个槽的底部分别设置有电场屏蔽区(6)，两个槽之间交替设置有与电场屏蔽区(6)相连的P型连通区(5)，两个P型连通区(5)之间形成额外的通道区域，在该区域设置电流拓展区(15)，使得电流拓展区(15)分别与两个槽的侧面接触；在两个槽外侧的电流拓展层(15)上设置有P型基区(8)，P型基区(8)上分别设置有P+重掺杂欧姆接触区(7)和N+欧姆接触区(9)，其中P+重掺杂欧姆接触区(7)与N+欧姆接触区(9)相邻；P型连通区(5)上设置有P+重掺杂欧姆接触区(7)；P+重掺杂欧姆接触区(7)与N+欧姆接触区(9)上方设置有欧姆接触金属(13)，多晶硅栅(11)上级两侧设置有介质隔离层(12)，其中欧姆接触金属(13)和介质隔离层(12)相邻；欧姆接触金属(13)和介质隔离层(12)顶部设置有源极金属电极(14)。
...【技术特征摘要】
1.一种具有高性能的槽栅sic mosfet器件，其特征在于，包括：漏极欧姆接触电极(4)；在漏极欧姆接触电极(4)上依次设置半导体衬底(3)、缓冲层(2)以及耐压层(1)；在耐压层(1)内设置两个槽，两个槽的槽壁上设置有栅介质层(10)，槽内填充有多晶硅栅(11)，两个槽的底部分别设置有电场屏蔽区(6)，两个槽之间交替设置有与电场屏蔽区(6)相连的p型连通区(5)，两个p型连通区(5)之间形成额外的通道区域，在该区域设置电流拓展区(15)，使得电流拓展区(15)分别与两个槽的侧面接触；在两个槽外侧的电流拓展层(15)上设置有p型基区(8)，p型基区(8)上分别设置有p+重掺杂欧姆接触区(7)和n+欧姆接触区(9)，其中p+重掺杂欧姆接触区(7)与n+欧姆接触区(9)相邻；p型连通区(5)上设置有p+重掺杂欧姆接触区(7)；p+重掺杂欧姆接触区(7)与n+欧姆接触区(9)上方设置有欧姆接触金属(13)，多晶硅栅(11)上级两侧设置有介质隔离层(12)，其中欧姆接触金属(13)和介质隔离层(12)相邻；欧姆接触金属(13)和介质隔离层(12)顶部设置有源极金属电...
【专利技术属性】
技术研发人员：易波，刘益安，
申请(专利权)人：电子科技大学重庆微电子产业技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。