【技术实现步骤摘要】
本专利技术属于半导体封装领域，特别涉及一种封装后cof卷带成品异常处理方法。
技术介绍
1、cof是将多个集成电路（ic）依次排列间隔固定在柔性线路板（料带）上的封装技术，运用软质附加电路板作为封装芯片载体将ic芯片与软性基板电路结合；料带卷绕起来成为卷带后，通过铝箔袋封装。ic芯片底部具有多个金凸块，料带即为tape，料带上具有多个引脚，引脚的材质为铜， ic的各金凸块通过锡在440℃的高温与料带的各引脚焊接固定，实现ic的金凸块与料带的引脚电性能导通。
2、现有技术中，对料带上的各ic均涂胶加固后的cof卷带成品，人员通过ft测试机台可以检测出料带上相应位置的各ic存在peeling异常，即为open fail，且ft机台可以测出该ic的具体位置的各金凸块存在peeling异常；料带的引脚与bump分离称为peeling异常，bump即为ic的金凸块。
3、处理此peeling异常的手段有两种：1.通过ft测试电性宰出，但存在极高的漏宰风险；2.人员手动将cof的tape与ic剥离使用显微镜确认引脚与bump有无分离（此为破坏性确认）；其弊端在于：1.通过ft测试将料带上的不良品ic宰出，可能会因为引脚与bump有轻微接合而使用电性测试pass，实际到终端使用时因为长时间使用或者恶劣环境导致产品寿命急剧衰减，造成用户异常；此为ft测试弊端，容易漏宰，造成终端异常而引起客诉，及赔偿金额巨大；2. 人员手动将tape与ic剥离，使用显微镜分析ft不良品peeling，来确认产品有无异常，此为破坏性确认，即
技术实现思路
1、本专利技术的目的是提供一种封装后cof卷带成品异常处理方法，能够杜绝cof卷带产品存在peeling异常产出至客户端，减少产品损失，避免工厂内异常频繁通知客户，提升客户对工厂的信心度。
2、本专利技术的目的是这样实现的：一种封装后cof卷带成品异常处理方法，包括如下步骤：（1）通过ft测试机台测试整卷料带，得出ft map，ft map上显示出电性测试open fail的各ic的位置；
3、（2）如果ft map上显示的电性测试open fail的各ic的数量超过3个，且电性测试open fail的各ic在ft map上是分散开的，则将料带上电性测试open fail的各ic连同料带冲切下来，料带上对应每个电性测试open fail的ic的冲切面积大于ic 的面积，再将电性测试open fail的ic与冲切下来的料带分离，然后用显微镜观察ic与料带连接的一面；分离ic与冲切下来的料带时，ic会带下引脚；
4、（3）如果显微镜观察到ic表面存在金凸块与料带引脚不共晶，则进行下一步；如果显微镜观察到ic表面的各金凸块与料带引脚均共晶，则结束处理，将剩余的料带正常出货；
5、（4）将去除open fail的各ic的剩余料带进行环境恶化试验：将剩余料带置于-62~ -58℃的低温环境下30min后再置于124-126℃的高温环境下30min，作为1个循环测试周期，循环测试19-21个周期；
6、（5）通过ft测试机台对剩余料带重新测试电性，如果有新增的电性测试open fail的ic，则将新增的电性测试open fail的各ic连同料带冲切下来，然后通过显微镜观察新增的电性测试open fail的各ic，如果新增的电性测试open fail的各ic的金凸块与料带引脚均共晶，则进行下一步；如果新增的电性测试open fail的各ic存在金凸块与料带引脚不共晶，则在ft map上逐渐扩大范围，将料带上位于不共晶的每个ic的前后颗ic冲切下来通过显微镜观察，直至ft map上位于不共晶的每个ic的前端、后端的两个ic均通过显微镜观察出金凸块与料带引脚均共晶，再进行下一步；此时ft map上存在若干个分离的风险区段，每个风险区段内的各单元格代表的ic均为危险品；
7、（6）将每个风险区段的外侧的前后两个单元格代表的ic 从料带上冲切下来，通过研磨机对每个风险区段的前后两个ic进行多次研磨，研磨出多个沿ic厚度方向的剖面，各剖面对应ic的各金凸块，通过sem/edx对ic的各剖面进行电镜扫描分析，如果观察到金凸块与引脚无缝隙结合良好，则料带出料；如果观察到ic的任一金凸块与引脚有缝隙结合不好，则在ft map上逐渐扩大范围，将料带上与引脚有缝隙结合不好的ic的前侧或后侧的相邻ic冲切下来，再通过研磨机对ic研磨，用sem/edx对ic进行电镜扫描分析，直至观察到ic的金凸块与引脚无缝隙结合良好，最后将剩余的料带出料。
8、与现有技术相比，本专利技术的有益效果在于：通过此方法可以精准锁定卷带产品的异常区域，避免异常流出至客户端，同时可以将无异常区域的卷带产品正常产出，减少产品损失。以往的问题在于：人员分析发现peeling后，人员无法锁定风险区域，整卷产品报废处理；本专利技术使得人员根据判定方法将异常段锁定并报废，其余无异常段正常产出。
9、作为本专利技术的进一步改进，所述ft测试机台测出的ft map上按料带上ic的数量依次排列分布有多个单元格，各单元格与料带上各ic的排列顺序一一对应设置，各单元格呈n列m行分布，n为50， ft map上的各单元格对应料带上各ic的排列顺序从前到后依次排列分布，每行设置有50个单元格，ft map上显示出电性测试open fail的各ic的单元格位置；ftmap上电性测试open fail的ic为电性测试失败的ic。ft测试机台可以测出ic上不共晶的具体金凸块的位置，电性测试失败的ic的金凸块与料带引脚不导通，不具有电性能。
10、作为本专利技术的进一步改进，所述步骤（3）中，共晶指料带引脚表面的锡与ic的bump有结合，不共晶指料带引脚表面的锡与ic的bump不结合。bump为金凸块，锡为白色，显微镜观察到分离下来的ic 的bump上有白色时，表明引脚表面的锡与ic的bump有结合，显微镜观察到分离下来的ic 的bump上没有白色时，表明引脚表面的锡与ic的bump不结合；锡起焊接作用，锡与bump结合越多说明焊接的越牢固，反之说明焊接效果较差，会存在电性能不导通。
11、作为本专利技术的进一步改进，所述步骤（2）中，电性测试open fail的各ic在ft map上是分散开的，指将电性测试open fail的前后两个端部单元格ic连接起来所包含的单元格数量之和超过ft map上单元格总数的一半。
12、作为本专利技术的进一步改进，所述步骤（2）中，如果ft map上显示的电性测试openfail的各ic的数量超过3个，而电性测试open fail的各ic在ft map上是集中的，集中指将电性测试open fail的前后两个端部单元格ic连接起来所包含的单元格数量之和不超过ftmap上单元格总数的一半，则将电性测试open fail的前后两个端部单元格相连作为风险区段，然后根据在料带上固定ic的作业顺序将风险区段的本文档来自技高网...
【技术保护点】
1. 一种封装后COF卷带成品异常处理方法，其特征在于，包括如下步骤：（1）通过FT测试机台测试整卷料带，得出FT Map，FT Map上显示出电性测试Open Fail的各IC的位置；
2.根据权利要求1所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述FT测试机台测出的FT Map上按料带上IC的数量依次排列分布有多个单元格，各单元格与料带上各IC的排列顺序一一对应设置，各单元格呈N列M行分布，N为50， FT Map上的各单元格对应料带上各IC的排列顺序从前到后依次排列分布，每行设置有50个单元格，FT Map上显示出电性测试Open Fail的各IC的单元格位置；FT Map上电性测试Open Fail的IC为电性测试失败的IC。
3.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述步骤（3）中，共晶指料带引脚表面的锡与IC的Bump有结合，不共晶指料带引脚表面的锡与IC的Bump不结合。
4.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述步骤（2）中，电性测试Op
5.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述步骤（2）中，如果FT Map上显示的电性测试Open Fail的各IC的数量超过3个，而电性测试Open Fail的各IC在FT Map上是集中的，集中指将电性测试Open Fail的前后两个端部单元格IC连接起来所包含的单元格数量之和不超过FT Map上单元格总数的一半，则将电性测试Open Fail的前后两个端部单元格相连作为风险区段，然后根据在料带上固定IC的作业顺序将风险区段的各IC推算还原至切割机台切割晶圆的Wafer Map中，Wafer Map上显示有各个被切割出来的IC位置，将风险区段的各IC 从料带上冲切分离下来，然后将剩余的料带出料。
6.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述步骤（2）中，如果FT Map上显示的电性测试Open Fail的各IC的数量不超过3个，则将OpenFail的各IC从料带上冲切分离下来，再将电性测试Open Fail的IC与冲切下来的料带分离，然后用显微镜观察IC与料带连接的一面，如果IC上Open Fail的金凸块为功能角位，则观察IC的金凸块，如果金凸块与引脚共晶，则该单元格的Open Fail的IC完成处理；如果金凸块与引脚不共晶，则在FT Map上逐渐扩大范围，将料带上位于不共晶的每个IC的前后颗IC冲切下来通过显微镜观察，直至FT Map上位于不共晶的每个IC的前端、后端的两个IC均通过显微镜观察出金凸块与料带引脚均共晶；最后将剩余的料带出料。
7.根据权利要求6所述的一种封装后COF卷带成品异常处理方法，其特征在于，显微镜观察IC与料带连接的一面时，如果IC上Open Fail的金凸块为非功能角位，则将该单元格的Open Fail的IC完成处理。
8.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述步骤（6）中，研磨IC 前，先将IC放置在杯状模具中，模具中间隔放置有两个支撑IC的垫片，IC朝下，冲切下来的残余料带朝上，模具内的深度为3-5cm；然后将凝固剂倒入模具中，凝固剂为环氧水晶胶树脂和环氧水晶胶固化剂按质量配比2:1混合制得，胶材厂商为：特鲁利（苏州）材料科技有限公司，品牌为特鲁利，凝固剂凝固后形成包含IC在内的透明胚料，胚料的厚度为1.5-2.5cm；然后将胚料平放在显微镜下观察IC的表面，用记号笔在胚料上标记要研磨的各剖面位置；然后通过研磨机和砂纸研磨胚料。
9.根据权利要求8所述的一种封装后COF卷带成品异常处理方法，其特征在于，所述研磨机研磨胚料的每个标记的剖面位置时，先采用180目的砂纸，在研磨机上固定好砂纸后，将转速设定在200转/分钟，打开水阀，开始研磨作业，双手抓住胚料使得IC呈竖立状态，将胚料底部平放在砂纸上进行粗研磨；接近研磨到标记时，更换600目砂纸，将转速设定在150转/分钟，对胚料剖面研磨，消除磨痕；研磨到标记时，更换1200目砂纸，将转速设定在100转/分钟，对胚料剖面细磨光滑，细磨时一边研磨一边用显微镜观察胚料的剖面和表面，确认是否研磨到IC的相应金凸块剖面。
10.根据权利要求1或2所述的一种封装后COF卷带成品异常处理方法，其特征在于，用于电镜扫描分析的S...
【技术特征摘要】
1. 一种封装后cof卷带成品异常处理方法，其特征在于，包括如下步骤：（1）通过ft测试机台测试整卷料带，得出ft map，ft map上显示出电性测试open fail的各ic的位置；
2.根据权利要求1所述的一种封装后cof卷带成品异常处理方法，其特征在于，所述ft测试机台测出的ft map上按料带上ic的数量依次排列分布有多个单元格，各单元格与料带上各ic的排列顺序一一对应设置，各单元格呈n列m行分布，n为50， ft map上的各单元格对应料带上各ic的排列顺序从前到后依次排列分布，每行设置有50个单元格，ft map上显示出电性测试open fail的各ic的单元格位置；ft map上电性测试open fail的ic为电性测试失败的ic。
3.根据权利要求1或2所述的一种封装后cof卷带成品异常处理方法，其特征在于，所述步骤（3）中，共晶指料带引脚表面的锡与ic的bump有结合，不共晶指料带引脚表面的锡与ic的bump不结合。
4.根据权利要求1或2所述的一种封装后cof卷带成品异常处理方法，其特征在于，所述步骤（2）中，电性测试open fail的各ic在ft map上是分散开的，指将电性测试open fail的前后两个端部单元格ic连接起来所包含的单元格数量之和超过ft map上单元格总数的一半。
5.根据权利要求1或2所述的一种封装后cof卷带成品异常处理方法，其特征在于，所述步骤（2）中，如果ft map上显示的电性测试open fail的各ic的数量超过3个，而电性测试open fail的各ic在ft map上是集中的，集中指将电性测试open fail的前后两个端部单元格ic连接起来所包含的单元格数量之和不超过ft map上单元格总数的一半，则将电性测试open fail的前后两个端部单元格相连作为风险区段，然后根据在料带上固定ic的作业顺序将风险区段的各ic推算还原至切割机台切割晶圆的wafer map中，wafer map上显示有各个被切割出来的ic位置，将风险区段的各ic 从料带上冲切分离下来，然后将剩余的料带出料。
6.根据权利要求1或2所述的一种封装后cof卷带成品异常处理方法，其特征在于，所述步骤（2）中，如果ft map上显示的电性测试open fail的各ic的数量不超过3个，则将openfail的各ic从料带上冲切分离下来，再将电性测试ope...
【专利技术属性】
技术研发人员：杨爱平，韩慧，聂存香，吴展超，韦进，乔春娟，李玉婷，王雪梅，
申请(专利权)人：江苏汇成光电有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。