浅沟槽隔离结构、半导体结构及制备方法技术

本发明专利技术公开了一种浅沟槽隔离结构、半导体结构及制备方法，本发明专利技术利用现有技术中制备阱区时的离子注入设备，在制备浅沟槽隔离结构过程中的台阶调整之后，注入一定浓度的B离子到AA corner，之后移除垫氮化层，在半导体衬底上得到若干浅沟槽隔离结构。通过若干浅沟槽隔离结构将半导体衬底分隔成若干N型或者P型有源区，根据设计对有源区进行源区、漏区、沟道和栅极制备，形成NMOS或者PMOS。由于本发明专利技术提前在设计为NMOS区域四周的浅沟槽隔离结构内注入B离子，使得后续在该有源区制备阱区时，能够避免有源区AA与STI搭界处的B离子析出至STI中，导致NMOS的阈值电压Vt无法满足设计要求的问题。本发明专利技术改造成本低廉，修正阈值电压效果好，具体较大的实用价值。

【技术实现步骤摘要】

本专利技术属于半导体，涉及一种半导体制造工艺，具体涉及一种浅沟槽隔离结构、半导体结构及制备方法。

技术介绍

1、随着超大规模集成电路技术的迅速发展，mos(metal oxide semiconductor)晶体管的尺寸在不断减小，随着半导体制造工艺进入深亚微米阶段后，为实现更高密度、更高性能的应用，cmos晶体管的尺寸需要大大减小，因此，cmos晶体管之间的隔离工艺变得越来越重要。当前的半导体制造工艺采用浅沟槽隔离(shallow trench isolation，sti）技术对不同的cmos晶体管进行隔离，被浅沟槽隔离围成用于形成cmos的区域称为有源区（activearea，aa）。

2、随着cmos晶体管的尺寸的减小，cmos晶体管的沟道宽度会逐渐缩小，这样会出现窄沟道效应(narrow width effect，nwe)，导致cmos晶体管的阈值电压变低、漏电流增加，进而导致cmos晶体管的性能严重退化；窄沟道器件（narrow width device）的设计无法满足电气设计规则（electrical design rule，edr本文档来自技高网...

【技术保护点】

1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：在形成沟槽后，形成线氧化层之前，对沟槽两侧的垫氧化层、垫氮化层进行回刻，使得靠近所述沟槽的侧壁顶部的半导体衬底顶表面暴露，以获得所述沟槽的侧壁顶角，并对侧壁顶角进行圆角处理。

3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述线氮化层为采用炉管方式在沟槽及垫氮化层表面沉积的SiN薄层。

4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：采用HDP-CVD工艺或者HARP工艺在沟槽内形成隔离氧化层，隔离氧化层的高...

【技术特征摘要】

1.一种浅沟槽隔离结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：在形成沟槽后，形成线氧化层之前，对沟槽两侧的垫氧化层、垫氮化层进行回刻，使得靠近所述沟槽的侧壁顶部的半导体衬底顶表面暴露，以获得所述沟槽的侧壁顶角，并对侧壁顶角进行圆角处理。

3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述线氮化层为采用炉管方式在沟槽及垫氮化层表面沉积的sin薄层。

4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：采用hdp-cvd工艺或者harp工艺在沟槽内形成隔离氧化层，隔离氧化层的高度高于垫氮化层。

5.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述b离子注入有源区的深度为15-25nm。

6.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：注入b离子的方法如下：

7.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：注入b离子的方法如下：

8.根据权利要求6或7所述的浅沟槽隔离结构的制备方法，其特征在于：对设...

【专利技术属性】
技术研发人员：宋富冉，周儒领，施平，韩飘飘，周欢，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：