System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 不规则LDPC码的动态缩放因子更改制造技术_技高网

不规则LDPC码的动态缩放因子更改制造技术

技术编号:40676150 阅读:6 留言:0更新日期:2024-03-18 19:14
本发明专利技术涉及不规则LDPC码的动态缩放因子更改。本公开提供一种解码方法和存储器系统,其对数据进行解码并且估计经解码的数据的加权校验和以确定解码是否成功。加权校验和是基于第一组和第二组来计算的,第一组与不规则奇偶校验矩阵的高阶节点的权重相关联,第二组与不规则奇偶校验矩阵的低阶节点的权重相关联。

【技术实现步骤摘要】

本专利技术涉及不规则低密度奇偶校验(ldpc)码的缩放。


技术介绍

1、计算机环境范例已经转变为可以随时随地使用的普适计算系统。因此,诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已迅速增加。这些便携式电子装置通常使用具有存储器装置(即,数据存储装置)的存储器系统。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。使用存储器装置的数据存储装置由于不具有移动部件,因此具有极好的稳定性、耐用性、高信息访问速度和低功耗。具有这些优点的数据存储装置的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡以及固态驱动器(ssd)。

2、ssd可以包括闪速存储器组件和控制器,控制器包括将闪速存储器组件桥接到ssd输入/输出(i/o)接口的电子器件。ssd控制器可以包括可以运行诸如固件的功能组件的嵌入式处理器。ssd功能组件是特定于装置的,并且在大多数情况下可以更新。两种主要类型的闪速存储器组件以nand和nor逻辑门命名。各自的闪速存储器单元表现出与其相应的门相似的内部特性。nand型闪速存储器可以以通常比整个存储空间小得多的块(或页面)进行写入和读取。nor型闪存允许将单个机器字(字节)单独写入已擦除位置或单独读取单个机器字(字节)。nand型闪速存储器主要在存储卡、usb闪存驱动器、固态驱动器和类似产品中工作,以进行数据的一般存储和传送。

3、如专利号为10,700,706的美国专利(其全部内容通过引用并入本文)所述,基于nand闪存的存储装置因其更快的读取/写入性能、更低的功耗和防震特性而被广泛采用。然而,一般来说,它们比硬盘驱动器(hdd)更昂贵。为了降低成本,nand闪存制造商一直在将其制造工艺的极限推向20纳米甚至更低,这通常会导致使用寿命缩短和数据可靠性下降。因此,需要比传统的博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem,bch)码更强大的错误校正码(ecc)来克服相关的噪声和干扰,从而提高数据完整性。一种此类ecc是低密度奇偶校验(ldpc)码。

4、有针对ldpc码的不同迭代解码算法和相关解码器,诸如位翻转(bf)解码算法、置信传播(bp)解码算法、和积(sp)解码算法、最小和(ms)解码算法、min-max解码算法等。可以在特定系统中使用多种解码算法,以允许根据诸如噪声水平和干扰的条件使用不同的解码器对不同的码字进行解码。如专利号为7,337,384的美国专利(其全部内容通过引用并入本文)所述,现有方法和装置已经使用基于校验和的错误处理来为容错应用提供不等错误检测(ued)。

5、如专利号为11,184,024的美国专利(其全部内容通过引用并入本文)所述,ldpc码可以通过m×n奇偶校验矩阵h来表征,h的第i列(0≤i<n)的列权重为奇偶校验矩阵h的第i列中非零项的数量。如果h的所有列的列权重相同,则将由h表示的ldpc码称为规则ldpc码。否则,将ldpc码称为不规则ldpc码。换言之,不规则ldpc码的奇偶校验矩阵h的列具有不同的列权重。

6、不规则ldpc码由非常稀疏的奇偶校验矩阵h表征,其中列权重可以因列而异,行权重可以因行而异。灵活分配列和行权重的能力提供有用的设计自由度。事实上,恰当设计的不规则ldpc码在大块长度上往往优于规则ldpc码;可以获得高达0.5db的增益。

7、由于它们的灵活性和改进的解码性能,不规则ldpc码越来越多地用于非易失性存储器系统(例如,nand闪速存储器)以确保稳健的数据存储和访问。

8、在该背景下,出现了本专利技术的实施例。


技术实现思路

1、本专利技术的一些方面包括一种解码方法。根据本专利技术的实施例,该解码方法可以包括对数据进行解码并且估计经解码的数据的加权校验和以确定解码是否成功。该加权校验和是基于第一组和第二组来计算的,第一组与不规则奇偶校验矩阵的高阶节点的权重相关联,第二组与不规则奇偶校验矩阵的低阶节点的权重相关联。

2、本专利技术的其他方面包括一种存储器系统。根据本专利技术的实施例,该存储器系统可以包括存储器件和解码器,其中解码器被配置为对数据进行解码并且估计经解码的数据的加权校验和以确定解码是否成功。该加权校验和是基于第一组和第二组来计算的,第一组与不规则奇偶校验矩阵的高阶节点的权重相关联,第二组与不规则奇偶校验矩阵的低阶节点的权重相关联。

3、本专利技术的其他方面包括一种存储器控制器。根据本专利技术的实施例,该存储器控制器可以包括用于接收数据的接收器以及解码器。

本文档来自技高网...

【技术保护点】

1.一种解码方法,包括:

2.根据权利要求1所述的方法,其中,

3.根据权利要求2所述的方法,其中,所述高阶节点的权重与所述低阶节点的权重相互交换,以估计所述加权校验和。

4.根据权利要求1所述的方法,其中,所述不规则奇偶校验矩阵包括具有高列权重的高阶区域,所述高阶区域与具有低于所述高列权重的低列权重的低阶区域分离。

5.根据权利要求1所述的方法,其中,

6.根据权利要求5所述的方法,进一步包括如果生成的CRC奇偶校验位与初始CRC位相匹配并且所述LDPC校验和小于预定阈值,则终止所述LDPC解码。

7.根据权利要求5所述的方法,进一步包括针对所述LDPC解码的每次迭代调整缩放值。

8.根据权利要求1所述的方法,其中,估计所述加权校验和包括对所述奇偶校验矩阵中的循环矩阵进行动态处理。

9.根据权利要求1所述的方法,进一步包括将基于所述低阶节点和所述高阶节点两者的权重的缩放因子应用于对不规则LDPC码进行解码的最小和解码器。

10.根据权利要求1所述的方法,进一步包括将位翻转BF解码器中的校验和替换为基于所述高阶节点的权重和所述低阶节点的权重的估计加权校验和。

11.一种存储器系统,包括:

12.根据权利要求11所述的存储器系统,其中,

13.根据权利要求11所述的存储器系统,其中,所述高阶节点的权重与所述低阶节点的权重相互交换,以估计所述加权校验和。

14.根据权利要求11所述的存储器系统,其中,所述不规则奇偶校验矩阵包括具有高列权重的高阶区域,所述高阶区域与具有低于所述高列权重的低列权重的低阶区域分离。

15.根据权利要求11所述的存储器系统,其中,

16.根据权利要求15所述的存储器系统,其中,如果生成的CRC奇偶校验位与初始CRC位相匹配并且所述LDPC校验和小于预定阈值,则所述解码器终止所述LDPC解码。

17.根据权利要求15所述的存储器系统,其中所述解码器针对所述LDPC解码的每次迭代调整缩放值。

18.根据权利要求11所述的存储器系统,其中所述解码器通过对所述奇偶校验矩阵中的循环矩阵进行动态处理来估计所述加权校验和。

19.根据权利要求11所述的存储器系统,其中所述解码器将基于所述低阶节点和所述高阶节点两者的权重的缩放因子应用于对不规则LDPC码进行解码的最小和解码器。

20.根据权利要求11所述的存储器系统,其中所述解码器将位翻转BF解码器中的校验和替换为基于所述高阶节点的权重和所述低阶节点的权重的估计加权校验和。

...

【技术特征摘要】

1.一种解码方法,包括:

2.根据权利要求1所述的方法,其中,

3.根据权利要求2所述的方法,其中,所述高阶节点的权重与所述低阶节点的权重相互交换,以估计所述加权校验和。

4.根据权利要求1所述的方法,其中,所述不规则奇偶校验矩阵包括具有高列权重的高阶区域,所述高阶区域与具有低于所述高列权重的低列权重的低阶区域分离。

5.根据权利要求1所述的方法,其中,

6.根据权利要求5所述的方法,进一步包括如果生成的crc奇偶校验位与初始crc位相匹配并且所述ldpc校验和小于预定阈值,则终止所述ldpc解码。

7.根据权利要求5所述的方法,进一步包括针对所述ldpc解码的每次迭代调整缩放值。

8.根据权利要求1所述的方法,其中,估计所述加权校验和包括对所述奇偶校验矩阵中的循环矩阵进行动态处理。

9.根据权利要求1所述的方法,进一步包括将基于所述低阶节点和所述高阶节点两者的权重的缩放因子应用于对不规则ldpc码进行解码的最小和解码器。

10.根据权利要求1所述的方法,进一步包括将位翻转bf解码器中的校验和替换为基于所述高阶节点的权重和所述低阶节点的权重的估计加权校验和。

11.一种存储器系统,包括:

12.根据权...

【专利技术属性】
技术研发人员:张帆王浩博美萨姆·阿沙迪
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1