【技术实现步骤摘要】
本专利技术涉及半导体装置的领域，特别涉及一种n型金属氧化物半导体(n-typemetal oxide semiconductor,nmos)晶体管及其制作方法。
技术介绍
1、现有的金属氧化物半导体(metal oxide semiconductor,mos)晶体管通常形成于一基底上且包含两个源极/漏极区域、一沟道区域位于两个源极/漏极区域之间、一栅极结构位于沟道区域的上方以及一间隙壁环绕栅极结构的侧壁，栅极结构可包含一栅极介电层位于沟道区域的上方以及一栅极材料层位于栅极介电层的上方。
2、由于沟道区域的晶格排列会影响在其间流通的载流子的速率，为了提升载流子迁移率，对于nmos晶体管，现有的作法之一是采用应力记忆技术(stress memorizationtechnique,smt)制作工艺，其可于基底上形成一应力层覆盖nmos晶体管，再进行一热处理制作工艺，例如快速退火制作工艺(rapid thermal process,rtp)，由此，可通过应力层施加应力改变沟道区域的晶格排列，而形成具有拉伸应力的应变沟道区域。然而，在改变晶格排列的过程中，会在源极/漏极区域中产生差排。当进行后续的自对准金属硅化物制作工艺(self-aligned silicide process)时，金属硅化物容易沿着差排流动，而使金属硅化物形成预定的位置之外，进而使nmos晶体管的性质无法满足需求，例如阻值(rs)偏高，良率降低等。
3、因此，针对现有的nmos晶体管的结构及其制作方法，仍需加以改良，以提升nmos晶体管的性质及
技术实现思路
1、本专利技术的一目的在于提供一种nmos晶体管及其制作方法，以解决上述问题。
2、依据本专利技术一实施方式是提供一种nmos晶体管，包含一栅极结构、两个源极/漏极区域、两个非晶部以及一金属硅化物。栅极结构设置于基底上。两个源极/漏极区域设置于基底中且分别位于栅极结构的两侧，其中至少一源极/漏极区域内形成有一差排。两个非晶部分别设置于两个源极/漏极区域内。金属硅化物设置于两个源极/漏极区域上，其中金属硅化物的至少一部分与两个非晶部重叠。
3、依据本专利技术另一实施方式是提供一种制作nmos晶体管的方法，包含以下步骤。形成一栅极结构于一基底上。形成两个源极/漏极区域于基底中且分别位于栅极结构的两侧。进行一第一预非晶化注入(pre-amorphous implantation,pai)制作工艺，以注入一第一非晶化物质至两个源极/漏极区域内。进行一smt制作工艺，以形成一应变沟道，其中应变沟道位于基底内以及栅极结构的下方，至少一源极/漏极区域内形成有一差排。进行一第二pai制作工艺，以注入一第二非晶化物质至两个源极/漏极区域内，以于两个源极/漏极区域内分别形成一非晶部。进行一自对准金属硅化物制作工艺，以形成一金属硅化物于两个源极/漏极区域上。
4、相较于现有技术，本专利技术的制作nmos晶体管的方法通过同时包含第一pai制作工艺、smt制作工艺、第二pai制作工艺以及自对准金属硅化物制作工艺，有利于减少金属硅化物沿着差排流动的机率，而可提升nmos晶体管的性质以及良率。
本文档来自技高网...【技术保护点】
1.一种N型金属氧化物半导体(n-type metaloxide semiconductor,NMOS)晶体管，包含：
2.如权利要求1所述的N型金属氧化物半导体晶体管，其中该差排的深度为150埃至250埃。
3.如权利要求1所述的N型金属氧化物半导体晶体管，其中该金属硅化物的深度为120埃至200埃。
4.如权利要求1所述的N型金属氧化物半导体晶体管，其中该金属硅化物的顶表面形成有凹槽，该凹槽的深度为50埃至100埃。
5.如权利要求1所述的N型金属氧化物半导体晶体管，其中各该非晶部的深度为50埃至100埃。
6.如权利要求1所述的N型金属氧化物半导体晶体管，其中各该源极/漏极区域的深度为400埃至600埃。
7.如权利要求1所述的N型金属氧化物半导体晶体管，其中该两个非晶部注入有非晶化物质，该非晶化物质包含碳、硅、锗、氖、氩、氪、氙、氡或其组合。
8.如权利要求1所述的N型金属氧化物半导体晶体管，其中该金属硅化物包含镍、钛、钴、钨、钼、铂、钯的硅化物或其组合。
9.一种制作N型金属
10.如权利要求9所述的方法，其中注入该第一非晶化物质至该两个源极/漏极区域内的能量为5keV至25keV、剂量为1E14atoms/cm2至1E15atoms/cm2。
11.如权利要求9所述的方法，其中该应力记忆技术制作工艺包含：
12.如权利要求11所述的方法，其中该第一热处理制作工艺是以700℃至1100℃进行100毫秒。
13.如权利要求11所述的方法，其中该应力材料层的厚度为150埃至250埃。
14.如权利要求9所述的方法，其中注入该第二非晶化物质至该两个源极/漏极区域内的能量为1KeV至20KeV、剂量为1E14atoms/cm2至1E15atoms/cm2。
15.如权利要求9所述的方法，其中该第一非晶化物质及该第二非晶化物质各自独立以倾斜角度注入至该两个源极/漏极区域内，该倾斜角度为0度至10度。
16.如权利要求9所述的方法，其中该自对准金属硅化物制作工艺包含：
17.如权利要求16所述的方法，其中该第三热处理制作工艺为毫秒退火制作工艺。
18.如权利要求17所述的方法，其中该第三热处理制作工艺是以810℃至880℃进行100毫秒。
19.如权利要求16所述的方法，其中该金属层包含镍、钛、钴、钨、钼、铂、钯或其组合。
20.如权利要求9所述的方法，其中该第一非晶化物质及该第二非晶化物质各自独立包含碳、硅、锗、氖、氩、氪、氙、氡或其组合。
...【技术特征摘要】
1.一种n型金属氧化物半导体(n-type metaloxide semiconductor,nmos)晶体管，包含：
2.如权利要求1所述的n型金属氧化物半导体晶体管，其中该差排的深度为150埃至250埃。
3.如权利要求1所述的n型金属氧化物半导体晶体管，其中该金属硅化物的深度为120埃至200埃。
4.如权利要求1所述的n型金属氧化物半导体晶体管，其中该金属硅化物的顶表面形成有凹槽，该凹槽的深度为50埃至100埃。
5.如权利要求1所述的n型金属氧化物半导体晶体管，其中各该非晶部的深度为50埃至100埃。
6.如权利要求1所述的n型金属氧化物半导体晶体管，其中各该源极/漏极区域的深度为400埃至600埃。
7.如权利要求1所述的n型金属氧化物半导体晶体管，其中该两个非晶部注入有非晶化物质，该非晶化物质包含碳、硅、锗、氖、氩、氪、氙、氡或其组合。
8.如权利要求1所述的n型金属氧化物半导体晶体管，其中该金属硅化物包含镍、钛、钴、钨、钼、铂、钯的硅化物或其组合。
9.一种制作n型金属氧化物半导体晶体管的方法，包含：
10.如权利要求9所述的方法，其中注入该第一非晶化物质至该两个源极/漏极区域内的能量为5kev至25kev、剂量为1e14ato...
【专利技术属性】
技术研发人员：邱淳雅，傅思逸，陈金宏，邱劲砚，蔡纬撰，林毓翔，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。