System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体制造,尤其涉及一种半导体结构的形成方法。
技术介绍
1、随着半导体器件尺寸日益减小,单位面积上集成的器件单元越来越多,器件的密度也逐渐增大,器件之间的尺寸不断减小,也增大了制造的难度。随着集成电路关键尺寸(critical dimension,cd)的缩小,通常采用“后栅工艺”形成器件栅极结构。“后栅工艺”需要在介电层中形成栅极开口(gate opening)并用栅极材料填充栅极开口。
2、然而,形成的器件栅极结构的高度控制比较困难,器件栅极结构的高度均一性较差,容易导致不同的器件栅极结构的电阻不一致,影响阈值电压,进而影响半导体结构的性能。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构的形成方法,从而提高半导体结
2、为了解决上述问题,本专利技术实施例提供一种半导体结构的形成方法,包括:提供基底,基底上形成有伪栅极结构,伪栅极结构侧部的基底上形成有层间介质层,层间介质层覆盖伪栅极结构的侧壁;在层间介质层的顶部形成保护层,保护层暴露伪栅极结构的顶部,保护层的材料为金属或金属化合物;形成保护层后,去除伪栅极结构,形成露出基底的栅极开口;去除伪栅极结构后,去除保护层;在栅极开口内形成器件栅极结构,且器件栅极结构的顶面与层间介质层的顶面相齐平。
3、可选的,层间介质层的顶部低于伪栅极结构的顶部;保护层覆盖高于层间介质层的伪栅极结构的侧壁。
4、可选的,层间介质层的顶面距离伪栅极结构的顶面的距离为
...【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述层间介质层的顶部低于所述伪栅极结构的顶部;所述保护层覆盖高于所述层间介质层的伪栅极结构的侧壁。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述层间介质层的顶面距离所述伪栅极结构的顶面的距离为
4.如权利要求2所述的半导体结构的形成方法,其特征在于,在所述伪栅极结构侧部的所述基底上形成层间介质层的步骤包括:在所述伪栅极结构侧部的所述基底上形成初始介质层,所述初始介质层覆盖所述伪栅极结构的侧壁;
5.如权利要求4所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述初始介质层的工艺包括气相刻蚀工艺,所述气相刻蚀工艺的工艺参数包括:刻蚀气体包括HF和NH3,HF的气体流量为600sccm~1200sccm,NH3的气体流量为300sccm~600sccm,工艺温度范围为30℃~75℃,工艺压强范围为1400mTor~2000mTor。
6.如权利要求4所述的半导体结构的形成方法,其特征在于,所述提供基
7.如权利要求6所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述初始介质层的步骤中,所述初始介质层与所述栅极侧墙的刻蚀选择比为0.2~1.2,所述初始介质层与所述停止层的刻蚀比选择为0.2~1.2。
8.如权利要求2所述的半导体结构的形成方法,其特征在于,在所述层间介质层的顶部形成保护层的步骤中,所述保护层的顶部与所述伪栅极结构的顶部相齐平。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,在所述层间介质层的顶部形成保护层的步骤包括:在所述层间介质层和所述伪栅极结构的顶部形成保护材料层,所述保护材料层覆盖所述层间介质层和所述伪栅极结构;
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述伪栅极结构包括伪栅极层以及位于所述伪栅极层和基底之间的伪栅介质层;
11.如权利要求10所述的半导体结构的形成方法,其特征在于,去除被暴露的伪栅介质层的工艺包括气相刻蚀工艺。
12.如权利要求10所述的半导体结构的形成方法,其特征在于,所述基底包括核心器件区和输入/输出器件区;
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述去除核心器件区中被暴露的伪栅介质层的步骤包括:形成覆盖所述输入/输出器件区的掩膜结构;以所述掩膜结构为掩膜,去除所述核心器件区中被暴露的所述伪栅介质层;去除所述掩膜结构。
14.如权利要求13所述的半导体结构的形成方法,其特征在于,所述掩膜结构为有机掩膜结构,在去除所述有机掩膜结构的过程中,同时去除所述保护层。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,去除所述有机掩膜结构的工艺包括湿法刻蚀工艺,所述湿法刻蚀工艺的刻蚀溶液包括SPM溶液。
16.如权利要求14所述的半导体结构的形成方法,其特征在于,形成覆盖所述输入/输出器件区的有机掩膜结构的步骤包括:形成覆盖所述核心器件区和输入/输出器件区的底部掩膜层,所述底部掩膜层为抗反射层,或者所述底部掩膜层包括填充层和覆盖所述填充层的抗反射层;
17.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述栅极开口内形成器件栅极结构的步骤包括:在所述栅极开口的侧壁和底部以及层间介质层的顶部保形覆盖栅介质层;
18.如权利要求17所述的半导体结构的形成方法,其特征在于,所述栅电极层为金属栅电极层,在去除高于所述层间介质层顶部的栅介质层和栅电极层的过程中,去除所述保护层。
19.如权利要求1~18中任一项所述的半导体结构的形成方法,其特征在于,所述保护层的材料包括氮化钛、氧化钛、氧化铝、氮化铝和钨中的一种或多种。
20.如权利要求1~18中任一项所述的半导体结构的形成方法,其特征在于,所述层间介质层的材料包括:氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅和氮氧化硅中的一种或多种。
...【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述层间介质层的顶部低于所述伪栅极结构的顶部;所述保护层覆盖高于所述层间介质层的伪栅极结构的侧壁。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述层间介质层的顶面距离所述伪栅极结构的顶面的距离为
4.如权利要求2所述的半导体结构的形成方法,其特征在于,在所述伪栅极结构侧部的所述基底上形成层间介质层的步骤包括:在所述伪栅极结构侧部的所述基底上形成初始介质层,所述初始介质层覆盖所述伪栅极结构的侧壁;
5.如权利要求4所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述初始介质层的工艺包括气相刻蚀工艺,所述气相刻蚀工艺的工艺参数包括:刻蚀气体包括hf和nh3,hf的气体流量为600sccm~1200sccm,nh3的气体流量为300sccm~600sccm,工艺温度范围为30℃~75℃,工艺压强范围为1400mtor~2000mtor。
6.如权利要求4所述的半导体结构的形成方法,其特征在于,所述提供基底的步骤中,所述伪栅极结构的侧壁和层间介质层之间还形成有栅极侧墙,所述栅极侧墙和层间介质层之间还形成有停止层;
7.如权利要求6所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述初始介质层的步骤中,所述初始介质层与所述栅极侧墙的刻蚀选择比为0.2~1.2,所述初始介质层与所述停止层的刻蚀比选择为0.2~1.2。
8.如权利要求2所述的半导体结构的形成方法,其特征在于,在所述层间介质层的顶部形成保护层的步骤中,所述保护层的顶部与所述伪栅极结构的顶部相齐平。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,在所述层间介质层的顶部形成保护层的步骤包括:在所述层间介质层和所述伪栅极结构的顶部形成保护材料层,所述保护材料层覆盖所述层间介质层和所述伪栅极结构;
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述伪栅极结构包括伪栅极层以...
【专利技术属性】
技术研发人员:陈天锐,张辰睿,王英明,涂武涛,栗佳佳,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。