【技术实现步骤摘要】
本专利技术构思涉及三维半导体装置、制造三维半导体装置的方法以及包括三维半导体装置的电子系统。
技术介绍
1、具有能够在需要数据存储的电子系统中存储大量数据的半导体装置是必要的。半导体装置已经被高度集成以满足客户需要的高性能和低制造成本。典型的二维或平面半导体装置的集成主要由单位存储器单元所占据的面积决定，使得其极大地受到用于形成精细图案的技术水平的影响。然而，增加图案精细度所需的极其昂贵的处理设备可能对增加二维或平面半导体装置的集成度造成实际限制。因此，已经提出了具有三维布置的存储器单元的三维半导体存储器装置。
技术实现思路
1、本专利技术构思的一些实施例提供了一种可靠性和电气特性得到改善的三维半导体存储器装置及其制造方法。
2、本专利技术构思的目的不限于上述目的，并且本领域技术人员从以下描述将清楚地理解以上未提及的其它目的。
3、根据本专利技术构思的一些实施例，一种三维半导体存储器装置可以包括：第一衬底；第一衬底上的外围电路结构；以及外围电路结构上的单元阵列结构，单元阵列结构包括单元阵列区和单元阵列接触区。单元阵列结构可以包括第二衬底；堆叠结构，其包括堆叠在第二衬底上的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构中的每一个包括交替设置的层间电介质层和栅电极；竖直沟道结构，其位于单元阵列区中，竖直沟道结构穿透堆叠结构的至少一部分和第二衬底的一部分；以及单元阵列接触区中的单元接触插塞，单元接触插塞穿透堆叠结构的至少一部分和第二衬底的一部分。单元接触插
4、根据本专利技术构思的一些实施例，一种半导体存储器装置可以包括：第一衬底；第一衬底上的外围电路结构；以及外围电路结构上的单元阵列结构，单元阵列结构包括单元阵列区和单元阵列接触区。单元阵列结构可以包括：堆叠结构，其包括堆叠在外围电路结构上的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构中的每一个包括交替设置的层间电介质层和栅电极；第二衬底，其位于第二堆叠结构上；单元阵列接触区中的单元接触插塞，单元接触插塞穿透堆叠结构的至少一部分和第二衬底的一部分；以及与单元接触插塞间隔开的伪竖直结构，伪竖直结构穿透单元阵列接触区中的堆叠结构的至少一部分和第二衬底的一部分。单元接触插塞可以包括：第一柱状部，其在与第一衬底的顶表面垂直的方向上延伸；以及第一突出部，其在平行于第一衬底的顶表面的第一方向上从第一柱状部突出。第一突出部和第一柱状部之间可以不具有边界。伪竖直结构可以包括：第二柱状部，其在与第一衬底的顶表面垂直的方向上延伸；以及第二突出部，其在第一方向上从第二柱状部突出，第二突出部和第二柱状部之间不具有边界。当在平面图中观察时，第一突出部和第二突出部中的每一个可以具有圆环形形状或多边环形形状。当在平面图中观察时，半导体存储器装置可以具有第一宽度，该第一宽度是从单元接触插塞的中心到伪竖直结构的中心的距离。第一突出部可以具有第二宽度，该第二宽度是第一突出部的外周界的最大直径。半导体存储器装置可以具有第三宽度，该第三宽度是从第一突出部到第二突出部的最小水平距离。第三宽度可以等于第一宽度和第二宽度之间的差。
5、根据本专利技术构思的一些实施例，一种电子系统可以包括：三维半导体存储器装置，其包括第一衬底、第一衬底上的外围电路结构和外围电路结构上的单元阵列结构，单元阵列结构包括单元阵列区和单元阵列接触区；以及控制器，其通过输入/输出焊盘电连接到三维半导体存储器装置，控制器控制三维半导体存储器装置。单元阵列结构可以包括：第二衬底；堆叠在第二衬底上的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构中的每一个包括交替设置的层间电介质层和栅电极；竖直沟道结构，其位于单元阵列区中，竖直沟道结构穿透第一堆叠结构和第二堆叠结构的至少一部分以及第二衬底的一部分；以及单元阵列接触区中的单元接触插塞，单元接触插塞穿透第一堆叠结构和第二堆叠结构的至少一部分以及第二衬底的一部分。单元接触插塞可以包括：柱状部，其在与第一衬底的顶表面垂直的方向上延伸；以及突出部，其在平行于第一衬底的顶表面的第一方向上从柱状部突出。突出部和柱状部可以是单个整体件。突出部的顶表面与第一衬底的顶表面相距的距离可以和第一堆叠结构中的层间电介质层中的最上面的一个的顶表面与第一衬底的顶表面相距的距离相同。突出部的底表面与第一衬底的顶表面相距的距离可以比第一堆叠结构中的层间电介质层中的最上面的一个的底表面与第一衬底的顶表面相距的距离更大。
本文档来自技高网...【技术保护点】
1.一种三维半导体存储器装置，包括：
2.根据权利要求1所述的三维半导体存储器装置，其中，
3.根据权利要求2所述的三维半导体存储器装置，还包括与所述单元接触插塞间隔开的伪竖直结构，所述伪竖直结构穿透所述单元阵列接触区中的所述堆叠结构的至少一部分和所述第二衬底的一部分，
4.根据权利要求3所述的三维半导体存储器装置，其中，
5.根据权利要求1所述的三维半导体存储器装置，其中，
6.根据权利要求1所述的三维半导体存储器装置，其中，所述第一突出部的底表面与所述第一衬底的顶表面相距的距离大于所述第一堆叠结构中的所述层间电介质层中的最上面的一个的底表面与所述第一衬底的顶表面相距的距离。
7.根据权利要求1所述的三维半导体存储器装置，还包括所述第二衬底和所述堆叠结构之间的源结构，所述源结构包括堆叠在所述第二衬底上的第一源导电图案和第二源导电图案，
8.根据权利要求7所述的三维半导体存储器装置，其中，所述单元接触插塞还包括第二突出部，所述第二突出部在垂直于所述第一衬底的顶表面的所述方向上与所述第一突出部间隔开
9.根据权利要求1所述的三维半导体存储器装置，还包括下通孔件，所述下通孔件穿透所述第二衬底并且电连接到所述单元接触插塞，
10.根据权利要求9所述的三维半导体存储器装置，还包括在所述第二衬底和所述单元接触插塞之间的下电介质图案，
11.根据权利要求10所述的三维半导体存储器装置，还包括在所述第二衬底和所述堆叠结构之间的源结构，所述源结构包括堆叠在所述第二衬底上的第一源导电图案和第二源导电图案，
12.根据权利要求9所述的三维半导体存储器装置，其中，所述单元阵列结构还包括在所述单元阵列接触区中堆叠在所述第二衬底上的第一伪电介质图案、第二伪电介质图案和第三伪电介质图案，
13.根据权利要求1所述的三维半导体存储器装置，其中，所述单元阵列结构还包括：
14.一种半导体存储器装置，包括：
15.根据权利要求14所述的半导体存储器装置，其中，所述第一突出部的顶表面和所述第二突出部的顶表面与所述第一衬底的顶表面相距的距离和所述第二堆叠结构的底表面与所述第一衬底的顶表面相距的距离相同。
16.根据权利要求14所述的半导体存储器装置，还包括下电介质图案，所述下电介质图案穿透所述第二衬底并且在平面图中观察时围绕所述单元接触插塞，
17.根据权利要求14的半导体存储器装置，其中，所述外围电路结构包括第一接合焊盘，并且
18.根据权利要求14所述的半导体存储器装置，还包括：第一伪电介质图案、第二伪电介质图案和第三伪电介质图案，所述第一伪电介质图案、所述第二伪电介质图案和所述第三伪电介质图案在所述单元阵列接触区中堆叠在所述第二堆叠结构上，其中，所述第一伪电介质图案至所述第三伪电介质图案在所述第二衬底和所述第二堆叠结构之间，并且
19.一种电子系统，包括：
20.根据权利要求19所述的电子系统，其中，
...【技术特征摘要】
1.一种三维半导体存储器装置，包括：
2.根据权利要求1所述的三维半导体存储器装置，其中，
3.根据权利要求2所述的三维半导体存储器装置，还包括与所述单元接触插塞间隔开的伪竖直结构，所述伪竖直结构穿透所述单元阵列接触区中的所述堆叠结构的至少一部分和所述第二衬底的一部分，
4.根据权利要求3所述的三维半导体存储器装置，其中，
5.根据权利要求1所述的三维半导体存储器装置，其中，
6.根据权利要求1所述的三维半导体存储器装置，其中，所述第一突出部的底表面与所述第一衬底的顶表面相距的距离大于所述第一堆叠结构中的所述层间电介质层中的最上面的一个的底表面与所述第一衬底的顶表面相距的距离。
7.根据权利要求1所述的三维半导体存储器装置，还包括所述第二衬底和所述堆叠结构之间的源结构，所述源结构包括堆叠在所述第二衬底上的第一源导电图案和第二源导电图案，
8.根据权利要求7所述的三维半导体存储器装置，其中，所述单元接触插塞还包括第二突出部，所述第二突出部在垂直于所述第一衬底的顶表面的所述方向上与所述第一突出部间隔开，
9.根据权利要求1所述的三维半导体存储器装置，还包括下通孔件，所述下通孔件穿透所述第二衬底并且电连接到所述单元接触插塞，
10.根据权利要求9所述的三维半导体存储器装置，还包括在所述第二衬底和所述单元接触插塞之间的下电介质图案，
11.根据权利要求10所述的三维半导体存储器装置，还包括在...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。