【技术实现步骤摘要】
本公开的方面一般涉及mps二极管和用于制造这样的mps二极管的方法。
技术介绍
1、图1示出了现有技术已知的混合式pin肖特基(mps)二极管100的截面图。mps二极管100包括衬底101和布置在所述衬底101上的外延层102，它们一起形成半导体主体。外延层102包括漂移区103和多个阱104。漂移区103具有第一导电类型，即漂移区103具有n型掺杂和p型掺杂中的一种。阱104具有不同于第一导电类型的第二导电类型，即，与漂移区103相反的导电类型。
2、mps二极管100还包括布置在半导体主体上的金属层组件。在该示例中，金属层组件包括与漂移区103和阱104接触的第一金属层105a。第一金属层105a形成与漂移区103的多个肖特基接触，以及与阱104的多个欧姆接触。金属层组件可以包括第二金属层105b，其布置在第一金属层105a上并且可以形成mps二极管100的第一端子，该第一端子提供到mps二极管100的外部电气接入。此外，接触件106被布置在衬底101上，并且可以形成mps二极管100的第二端子，该第二端子提供到mps二极管100的外部电气接入。
3、阱104和漂移区103包括在半导体主体的有源区中。终端区108可以被设置为与有源区相邻，且可以容纳高电场以防止沿有源区的边缘或外围发生过早击穿。金属层组件可以例如通过绝缘层107(诸如氧化层)与终端区电绝缘。如本领域技术人员所理解的，可以布置图1中未示出的其它层，例如钝化层。
4、阱104与漂移区103形成各个pn结。根据施加到第一端子和第
5、从wo2022/011983a1、us2010/032730a1、jp2010/003841a、us2009/179297a1、wo2016/002057a1和jp6632910b中了解到mps二极管的其它示例。
6、mps二极管的关键参数包括导通状态电压降vf和正向浪涌电流能力ifsm。这两个参数与mps二极管的功率耗散和功率处理能力特别相关。需要具有相对低的导通状态电压降vf和改进的正向浪涌电流能力ifsm的mps二极管。
技术实现思路
1、本公开的各方面涉及mps二极管，其中不发生或几乎不发生上述缺点。
2、下面阐述了本文公开的某些实施例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或方面的组合。
3、根据本公开的一个方面，提供了一种mps二极管。mps二极管包括半导体主体，其包括有源区，其中有源区包括：第一导电类型的漂移区；以及不同于第一导电类型的第二导电类型的多个阱，所述多个阱相互间隔开，每个阱与漂移区形成相应pn结。mps二极管还包括金属层组件，其布置在半导体主体的表面上并且包括至少一个金属层，金属层组件与漂移区一起形成多个肖特基接触并且与多个阱形成多个相应欧姆接触。在从有源区的中心向外的方向上，相邻布置的阱之间的间距增大。
4、申请人已经发现，在已知的mps二极管中，更靠近有源区的边缘的电流密度通常低于有源区中心的电流密度。由于参与mps二极管的电流传导的有源区的较小部分，这种效应可能负面地影响导通状态电压vf和/或正向浪涌电流能力ifsm。此外，在装置的一些区域中，可能过早地经受高电流密度的传导，导致局部加热效应，这可能对mps二极管的长期操作有害。
5、特别地，发现了由于在有源区的边缘附近产生的电流的贡献，在有源区的中心，pn结上的电压降更高。所述电流不仅向下流向衬底，而且部分地横向流向有源区的中心。结果，沿较长路径产生较高的电压降，导致有源区的边缘附近的pn结具有比有源区的中心附近的pn结更低的电压降。这又使得有源区的边缘附近的相邻阱之间的空间相对更耗尽，从而在有源区的边缘更多地限制肖特基电流。
6、在根据本公开的mps二极管中，相邻阱之间的间距被设置为使得该间距从有源区的中心到有源区的边缘增加。换句话说，在有源区的边缘附近的相邻阱之间的间距大于在有源区的中心附近的相邻阱之间的间距。这样做时，尽管有源区的边缘附近的pn结上的电压降较低，但是与中心附近的相邻阱相比，相似的肖特基电流可以在边缘附近的相邻阱之间流动，从而改善电流均匀性，这又可以改善mps二极管的导通状态电压vf和正向浪涌电流能力ifsm。
7、多个阱被形成为平行于半导体主体的表面延伸的条带，并且条带在有源区的至少一部分中相对于彼此散开。例如，有源区可以包括内部区域和围绕内部区域的扇出区域，在内部区域中，相邻布置的条带之间的间距基本上恒定(constant)，在扇出区域中，相邻布置的条带之间的间距沿向外的方向增加。在另一实施例中，有源区还可包括围绕扇出区域的外部区域，其中相邻布置的条带之间的间距基本上恒定，并且外部区域中相邻布置的条带之间的间距可大于内部区域中相邻布置的条带之间的间距。
8、在有源区的边缘处或有源区的边缘附近的相邻布置的阱之间的间距可以比在有源区的中心处或有源区的中心附近的相邻布置的阱之间的间距大至少50％，优选地大至少100％。例如，外部区域中的相邻阱之间的间距可以是内部区域中的相邻阱之间的间距的两倍。
9、在有源区的中心处或有源区的中心附近的相邻布置的阱之间的间距在1μm至5μm之间的范围内，例如为2μm；并且其中在有源区的边缘处或有源区的边缘附近的相邻布置的阱之间的间距在2μm至10μm之间的范围内，例如为4μm。
10、漂移区可以包括掺杂区，所述掺杂区围绕多个阱并且具有比漂移区的其余部分中的掺杂浓度大的掺杂浓度。在这种情况下，掺杂区的掺杂剖面(dopant profile)可以使得：对于每对相邻布置的阱，阱之间的掺杂区在施加到mps二极管的基本相同的电压处变得耗尽。在另一实施例中，掺杂区中的掺杂浓度可以是漂移区的其余部分中的掺杂浓度的至少两倍。
11、根据相邻布置的阱之间的间距，掺杂区中的掺杂浓度可以从有源区的中心到有源区的边缘减小。特别地，对于具有较大间距的一对阱中的阱，所述阱之间的掺杂区中的掺杂浓度可以较低，而对于具有较小间距的一对阱中的阱，所述阱之间的掺杂区中的掺杂浓度可以较高。
12、例如，在每对相邻布置的阱中的阱之间的掺杂区可以具有以下掺杂浓度：根据所述阱的间距，该掺杂浓度从掺杂区的中心到掺杂区的边缘减小。
13、mps二极管通常可以用作整流器。在这种情况下，例如，mps二极管可能需要在其正向操作模式下传导相对高的电流，并且应当阻止或基本上限制本文档来自技高网...
【技术保护点】
1.一种混合式PIN肖特基二极管(1)，包括：
2.根据权利要求1所述的混合式PIN肖特基二极管(1)，其中所述有源区包括内部区域(12a)以及围绕所述内部区域的扇出区域(12b)，在所述内部区域中，相邻布置的条带之间的间距实质上是恒定的，在所述扇出区域中，相邻布置的条带之间的间距在所述向外的方向上增加。
3.根据权利要求2所述的混合式PIN肖特基二极管(1)，其中所述有源区还包括围绕所述扇出区域(12b)的外部区域(12c)，在所述外部区域(12c)中，相邻布置的条带之间的间距实质上是恒定的，其中所述外部区域(12c)中相邻布置的条带之间的间距大于所述内部区域(12a)中相邻布置的条带之间的间距。
4.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中在所述有源区的边缘处或所述有源区的边缘附近的相邻布置的阱(5)之间的间距比在所述有源区的中心处或所述有源区的中心附近的相邻布置的阱(5)之间的间距大至少50％，优选地大至少100％。
5.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中在所述有源区的
6.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中所述漂移区(4)包括掺杂区(10)，所述掺杂区围绕所述多个阱(5)并且具有比所述漂移区(4)的其余部分中的掺杂浓度大的掺杂浓度，其中所述掺杂区(10)的掺杂剖面使得：对于每对相邻布置的阱(5)中的各个阱(5)，所述各个阱(5)之间的掺杂区(10)在施加到所述混合式PIN肖特基二极管(1)的实质上相同的电压处变得耗尽。
7.根据权利要求6所述的混合式PIN肖特基二极管(1)，其中根据相邻布置的阱(5)之间的间距，所述掺杂区(10)中的掺杂浓度从所述有源区的中心到所述有源区的边缘减小。
8.根据权利要求6或7所述的混合式PIN肖特基二极管(1)，其中所述掺杂区(10)中的掺杂浓度是所述漂移区(4)的其余部分中的掺杂浓度的至少两倍。
9.根据权利要求6至8中任一项所述的混合式PIN肖特基二极管(1)，其中所述掺杂区(10)和所述多个阱(5)均从所述半导体主体的所述表面延伸，并且其中，所述掺杂区(10)比所述多个阱(5)延伸到所述半导体主体中更多。
10.根据权利要求9所述的混合式PIN肖特基二极管(1)，其中所述掺杂区(10)比所述多个阱(5)延伸进所述半导体主体中多至少10％，优选地多至少20％。
11.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中所述半导体主体还包括与所述有源区相邻布置的终端区。
12.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中所述半导体主体包括衬底(2)和布置在所述衬底上的外延层(3)，其中所述有源区以及在适用情况下的所述终端区布置在所述外延层(3)中。
13.根据权利要求12所述的混合式PIN肖特基二极管(1)，其中所述金属层组件(6a，6b)形成所述混合式PIN肖特基二极管(1)的第一端子，并且其中所述混合式PIN肖特基二极管(1)还包括布置在所述衬底(2)上的接触件(7)，所述接触件(7)形成所述混合式PIN肖特基二极管(1)的第二端子。
14.根据前述权利要求中任一项所述的混合式PIN肖特基二极管(1)，其中所述多个阱(5)中的每个还包括子区域，所述子区域具有比所述阱(5)的其余部分更高的掺杂浓度，以实现与所述金属层组件(6a，6b)的欧姆接触。
15.一种制造混合式PIN肖特基二极管(1)的方法，所述方法包括：
...【技术特征摘要】
1.一种混合式pin肖特基二极管(1)，包括：
2.根据权利要求1所述的混合式pin肖特基二极管(1)，其中所述有源区包括内部区域(12a)以及围绕所述内部区域的扇出区域(12b)，在所述内部区域中，相邻布置的条带之间的间距实质上是恒定的，在所述扇出区域中，相邻布置的条带之间的间距在所述向外的方向上增加。
3.根据权利要求2所述的混合式pin肖特基二极管(1)，其中所述有源区还包括围绕所述扇出区域(12b)的外部区域(12c)，在所述外部区域(12c)中，相邻布置的条带之间的间距实质上是恒定的，其中所述外部区域(12c)中相邻布置的条带之间的间距大于所述内部区域(12a)中相邻布置的条带之间的间距。
4.根据前述权利要求中任一项所述的混合式pin肖特基二极管(1)，其中在所述有源区的边缘处或所述有源区的边缘附近的相邻布置的阱(5)之间的间距比在所述有源区的中心处或所述有源区的中心附近的相邻布置的阱(5)之间的间距大至少50％，优选地大至少100％。
5.根据前述权利要求中任一项所述的混合式pin肖特基二极管(1)，其中在所述有源区的中心处或所述有源区的中心附近的相邻布置的阱(5)之间的间距在1μm至5μm之间的范围内，例如为2μm；并且其中在所述有源区的边缘处或所述有源区的边缘附近的相邻布置的阱(5)之间的间距在2μm至10μm之间的范围内，例如为4μm。
6.根据前述权利要求中任一项所述的混合式pin肖特基二极管(1)，其中所述漂移区(4)包括掺杂区(10)，所述掺杂区围绕所述多个阱(5)并且具有比所述漂移区(4)的其余部分中的掺杂浓度大的掺杂浓度，其中所述掺杂区(10)的掺杂剖面使得：对于每对相邻布置的阱(5)中的各个阱(5)，所述各个阱(5)之间的掺杂区(10)在施加到所述混合式pin肖特基二极管(1)的实质上相同的电压处变得耗尽。
7.根据权利要求6所述的混...
【专利技术属性】
技术研发人员：马西莫·卡塔尔多·马齐洛，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。