【技术实现步骤摘要】
本申请涉及半导体器件，尤其涉及一种碳化硅功率器件及其制作方法。
技术介绍
1、在传统硅（si）基功率器件性能方面难以获得大幅优化的背景下，碳化硅（sic）材料以其宽禁带宽度、高临界击穿电压、高导热率以及高饱和电子漂移速度等优异的电学性能，奠定了以其为体材料制作的碳化硅功率器件在高温、高压、高速以及强辐射等应用领域的优势。
2、其中，碳化硅mosfet(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管) 器件凭借其开关速度快，开关损耗低、导通电阻小和工作温度范围广等特点，已成为当前碳化硅功率器件领域的研究热点。在众多的碳化硅mosfet器件结构中，接地结mosfet器件相比传统垂直mosfet器件，通过在器件中引入了接地结，表现出高电流密度、低导通电阻和高可靠性等优势，成为了碳化硅 mosfet设计的主流结构之一。
3、然而，碳化硅mosfet器件的实际应用电路中常具有电感元件，会形成较大的反向电流冲击，碳化硅 mosfet器件的续流开启电压也远高于硅基的mosfet器件，这些情况的出现提高了器件对续流开启电压的要求。现有方式通过反并联二极管或采用体二极管来起到续流作用，以及通过分裂栅结构进行反向续流以解决这些问题，然而，这些方式会导致芯片面积增大、工艺复杂度提高以及电流密度下降等问题的出现，提高了工艺成本，并降低了器件的可靠性和稳定性。
技术实现思路
1、本申请主要提供一种碳化硅
2、为解决上述技术问题，本申请采用的技术方案是：提供一种碳化硅功率器件。该碳化硅功率器件包括：n型衬底；外延层，设置于所述n型衬底上，在所述外延层内形成有p型沟道区，及在所述p型沟道区内形成有n+型源区，以及穿过所述p型沟道区及所述n+型源区的栅极沟槽，位于所述栅极沟槽下方的p+型悬浮区，以及设置于所述p+型悬浮区和所述p型沟道区之间的p区；栅极，填充于所述栅极沟槽中；源极，设置于所述外延层上，覆盖所述p型沟道区、所述n+型源区及所述栅极；p型多晶硅，设置于所述栅极沟槽的槽壁且半环绕所述栅极设置，且与所述栅极沟槽槽底的外延层接触，并与所述源极接触；漏极，设置于所述n型衬底背离所述外延层的一侧。
3、在一些实施例中，所述p型多晶硅的宽度为0.1至0.4μm。
4、在一些实施例中，所述p型多晶硅的掺杂浓度在1×1019cm-3以上。
5、在一些实施例中，所述外延层包括n型漂移区，所述p型多晶硅与所述n型漂移区层叠接触，所述n型漂移区的掺杂浓度不超过1×1017cm-3。
6、在一些实施例中，所述外延层包括依次层叠设置于所述n型衬底上的n型漂移区和电荷存储层，所述p型多晶硅与所述电荷存储层层叠接触，所述p型沟道区、所述n+型源区、所述栅极沟槽及所述p区均位于所述电荷存储层。
7、在一些实施例中，所述电荷存储层的掺杂浓度不超过1×1017cm-3。
8、在一些实施例中，所述p+型悬浮区向靠近所述栅极沟槽的一侧延伸至所述p型多晶硅远离所述悬浮区一侧的正下方。
9、为解决上述技术问题，本申请采用的另一个技术方案是：碳化硅功率器件的制作方法。该碳化硅功率器件的制作方法包括：提供一n型衬底；在所述n型衬底形成外延层并对所述外延层进行离子注入，以在所述外延层形成p型沟道区，在所述p型沟道区内形成n+型源区，形成位于所述栅极沟槽下方的p+型悬浮区，以及形成设置于所述p+型悬浮区和所述p型沟道区之间的p区；刻蚀所述外延层，以形成穿过所述p型沟道区及所述n+型源区的栅极沟槽；在所述栅极沟槽内沉积厚氧化层并刻蚀形成窗口；在所述窗口形成p型多晶硅，并刻蚀去除所述栅极沟槽的侧壁上的所述厚氧化层；在所述外延层及所述厚氧化层上进行热氧氧化，以形成包裹所述p型多晶硅并覆盖所述外延层的热氧层，并在所述热氧层沉积栅极多晶硅；刻蚀所述栅极多晶硅及进行场氧沉积，以形成所述栅极及包裹所述栅极的栅极氧化层；沉积源极，以覆盖所述n+型源区及所述栅极氧化层，并在所述n型衬底背离所述外延层的一侧沉积漏极。
10、在一些实施例中，所述外延层包括依次层叠设置于所述n型衬底上的n型漂移区和电荷存储层，所述p型多晶硅与所述电荷存储层层叠接触，所述p型沟道区、所述n+型源区、所述栅极沟槽及所述p区均位于所述电荷存储层。
11、在一些实施例中，所述p+型悬浮区向靠近所述栅极沟槽的一侧延伸至所述p型多晶硅远离所述悬浮区一侧的正下方。
12、本申请的有益效果是：区别于现有技术的情况，本申请公开了一种碳化硅功率器件及其制作方法。通过在碳化硅功率器件中设置与栅极相邻设置且与外延层层叠接触的p型多晶硅，从而可以获得续流通道，以使器件能够在较低的反向电压下开启，并具有更好的击穿电压和导通电阻折衷效果，实现反向续流，同时，该方式的成本和工艺难度相对较低，在对芯片面积和正向导通特性不产生影响的情况下，能够有效提升器件的导通速度和开关频率，降低开关损耗，提升开关性能。
本文档来自技高网...【技术保护点】
1.一种碳化硅功率器件，其特征在于，包括：
2.根据权利要求1所述的碳化硅功率器件，其特征在于，所述P型多晶硅的宽度为0.1至0.4μm。
3.根据权利要求1或2所述的碳化硅功率器件，其特征在于，所述P型多晶硅的掺杂浓度在1×1019cm-3以上。
4.根据权利要求1所述的碳化硅功率器件，其特征在于，所述外延层包括N型漂移区，所述P型多晶硅与所述N型漂移区层叠接触，所述N型漂移区的掺杂浓度不超过1×1017cm-3。
5.根据权利要求1所述的碳化硅功率器件，其特征在于，所述外延层包括依次层叠设置于所述N型衬底上的N型漂移区和电荷存储层，所述P型多晶硅与所述电荷存储层层叠接触，所述P型沟道区、所述N+型源区、所述栅极沟槽及所述P区均位于所述电荷存储层。
6.根据权利要求5所述的碳化硅功率器件，其特征在于，所述电荷存储层的掺杂浓度不超过1×1017cm-3。
7.根据权利要求1所述的碳化硅功率器件，其特征在于，所述P+型悬浮区向靠近所述栅极沟槽的一侧延伸至所述P型多晶硅远离所述悬浮区一侧的正下方。
8
9.根据权利要求8所述的碳化硅功率器件的制作方法，其特征在于，所述外延层包括依次层叠设置于所述N型衬底上的N型漂移区和电荷存储层，所述P型多晶硅与所述电荷存储层层叠接触，所述P型沟道区、所述N+型源区、所述栅极沟槽及所述P区均位于所述电荷存储层。
10.根据权利要求8所述的碳化硅功率器件的制作方法，其特征在于，所述P+型悬浮区向靠近所述栅极沟槽的一侧延伸至所述P型多晶硅远离所述悬浮区一侧的正下方。
...【技术特征摘要】
1.一种碳化硅功率器件，其特征在于，包括：
2.根据权利要求1所述的碳化硅功率器件，其特征在于，所述p型多晶硅的宽度为0.1至0.4μm。
3.根据权利要求1或2所述的碳化硅功率器件，其特征在于，所述p型多晶硅的掺杂浓度在1×1019cm-3以上。
4.根据权利要求1所述的碳化硅功率器件，其特征在于，所述外延层包括n型漂移区，所述p型多晶硅与所述n型漂移区层叠接触，所述n型漂移区的掺杂浓度不超过1×1017cm-3。
5.根据权利要求1所述的碳化硅功率器件，其特征在于，所述外延层包括依次层叠设置于所述n型衬底上的n型漂移区和电荷存储层，所述p型多晶硅与所述电荷存储层层叠接触，所述p型沟道区、所述n+型源区、所述栅极沟槽及所述p区均位于所述电荷存储层。
6.根据权利...
【专利技术属性】
技术研发人员：乔凯，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。