【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构的形成方法。
技术介绍
1、闪存(flash memory)是一种非易失性存储器，在没有电流供应的条件下也能够长久地保持数据，即断电数据也不会丢失。闪存在电擦除和重复编程时不需要特殊的高电压，以及具有制作成本低、存储密度大等特点，使其成为非易失性半导体存储技术的主流。其独特的性能使其广泛的运用于各个领域，包括嵌入式系统，如电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储器类产品。
2、在现有的闪存集成电路的制备过程中，闪存区域的字线栅、高压区的栅极和逻辑区的栅极是分成两道浸润式(immersion)的光刻工艺过程完成的。因此，现有的闪存集成电路的制备工艺复杂，由此带来的生产成本较高，追求高的产品质量、且低成本的生产发展，也是闪存结构发展的一个重要方向。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构的形成方法，以优化现有的闪存集成电路的制备工艺。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底，衬底包括存储区和逻辑区；在存储区上形成初始存储栅结构层；在初始存储栅结构层和逻辑区上形成初始逻辑栅结构层，存储区上的初始逻辑栅结构层表面高于逻辑区上的初始逻辑栅结构层表面；在初始逻辑栅结构层上形成辅助材料层，存储区上的辅助材料层厚度低于逻辑区上的辅助材料层厚度；平坦化辅助材料层，直到暴露出存储区上的初始逻辑栅结构层，在逻辑
3、可选的，初始存储栅结构层包括位于存储区上的存储栅极，位于存储区表面和存储栅极侧壁的第一栅材料层，位于第一栅材料层表面的第二掩膜材料层；初始逻辑栅结构层包括第二栅材料层，以及位于第二栅材料层表面的第三掩膜材料层。
4、可选的，去除存储区上的初始逻辑栅结构层的工艺包括干法刻蚀工艺。
5、可选的，干法刻蚀工艺对初始逻辑栅结构层和第一掩膜层的刻蚀选择比范围为大于3:1。
6、可选的，第二掩膜材料层顶部表面高于逻辑区上的第二栅材料层顶部表面。
7、可选的，第二掩膜材料层的材料包括氧化硅。
8、可选的，第三掩膜材料层为多层结构，多层结构包括第一材料层、位于第一材料层上的第二材料层，以及位于第二材料层上的第三材料层；第一材料层的材料包括氧化硅；第二材料层的材料包括氮化硅；第三材料层的材料包括氧化硅。
9、可选的，初始存储栅结构层还包括位于存储区和第一栅材料层之间的第一栅介质材料层；第一栅介质材料层的材料包括氧化硅；所述方法还包括：第一栅介质材料层被刻蚀形成第一栅介质层。
10、可选的，衬底还包括位于存储区和逻辑区之间的高压区；第一栅材料层还位于高压区上；方法还包括：高压区上的第一栅材料层被刻蚀形成高压栅极。
11、可选的，第一栅材料层和高压区之间具有第二栅介质材料层；第二栅介质材料层的材料包括氧化硅；所述方法还包括：第二栅介质材料层被刻蚀形成第二栅介质层。
12、可选的，初始逻辑栅结构层还包括位于逻辑区、初始存储栅结构层和第二栅材料层之间的第三栅介质材料层；第三栅介质材料层的材料包括高k介质材料；所述方法还包括：逻辑区上的第三栅介质材料层被刻蚀形成第三栅介质层。
13、可选的，存储栅极包括位于存储区上的浮栅介质层、浮栅、位于浮栅上的控制栅介质层，以及位于控制栅介质层上的控制栅。
14、可选的，辅助材料层的材料包括有机碳的聚合物。
15、可选的，辅助材料层的形成工艺包括旋涂工艺。
16、可选的，平坦化工艺包括干法刻蚀工艺。
17、可选的，逻辑区顶部表面高于存储区顶部表面。
18、现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
19、本专利技术技术方案提供的半导体结构的形成方法中，在初始逻辑栅结构层上形成辅助材料层，存储区上的辅助材料层厚度低于逻辑区上的辅助材料层厚度，辅助材料层可以使存储区上的材料膜层的顶部表面和逻辑区上材料膜层的顶部表面齐平，以第一掩膜层为掩膜，去除存储区上的初始逻辑栅结构层之后，存储区上的材料膜层厚度与逻辑区上的材料膜层厚度相差不大，可以同时对初始存储栅结构层和逻辑区上的初始逻辑栅结构层进行图形化，获得存储栅结构和逻辑栅结构，从而节约了一张光罩，且节约了光刻和刻蚀的费用，有利于降低生产成本。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始存储栅结构层包括位于所述存储区上的存储栅极，位于所述存储区表面和所述存储栅极侧壁的第一栅材料层，位于所述第一栅材料层表面的第二掩膜材料层；所述初始逻辑栅结构层包括第二栅材料层，以及位于所述第二栅材料层表面的第三掩膜材料层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除存储区上的所述初始逻辑栅结构层的工艺包括干法刻蚀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺对所述初始逻辑栅结构层和所述第一掩膜层的刻蚀选择比范围为大于3:1。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二掩膜材料层顶部表面高于所述逻辑区上的所述第二栅材料层顶部表面。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二掩膜材料层的材料包括氧化硅。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三掩膜材料层为多层结构，所述多层结构包
8.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始存储栅结构层还包括位于所述存储区和所述第一栅材料层之间的第一栅介质材料层；所述第一栅介质材料层的材料包括氧化硅；所述方法还包括：所述第一栅介质材料层被刻蚀形成第一栅介质层。
9.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬底还包括位于所述存储区和所述逻辑区之间的高压区；所述第一栅材料层还位于所述高压区上；所述方法还包括：所述高压区上的所述第一栅材料层被刻蚀形成高压栅极。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一栅材料层和所述高压区之间具有第二栅介质材料层；所述第二栅介质材料层的材料包括氧化硅；所述方法还包括：所述第二栅介质材料层被刻蚀形成第二栅介质层。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始逻辑栅结构层还包括位于所述逻辑区、所述初始存储栅结构层和所述第二栅材料层之间的第三栅介质材料层；所述第三栅介质材料层的材料包括高K介质材料；所述方法还包括：所述逻辑区上的所述第三栅介质材料层被刻蚀形成第三栅介质层。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，所述存储栅极包括位于所述存储区上的浮栅介质层、浮栅、位于所述浮栅上的控制栅介质层，以及位于所述控制栅介质层上的控制栅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述辅助材料层的材料包括有机碳的聚合物。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述辅助材料层的形成工艺包括旋涂工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述平坦化工艺包括干法刻蚀工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述逻辑区顶部表面高于所述存储区顶部表面。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始存储栅结构层包括位于所述存储区上的存储栅极，位于所述存储区表面和所述存储栅极侧壁的第一栅材料层，位于所述第一栅材料层表面的第二掩膜材料层；所述初始逻辑栅结构层包括第二栅材料层，以及位于所述第二栅材料层表面的第三掩膜材料层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除存储区上的所述初始逻辑栅结构层的工艺包括干法刻蚀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺对所述初始逻辑栅结构层和所述第一掩膜层的刻蚀选择比范围为大于3:1。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二掩膜材料层顶部表面高于所述逻辑区上的所述第二栅材料层顶部表面。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二掩膜材料层的材料包括氧化硅。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三掩膜材料层为多层结构，所述多层结构包括第一材料层、位于所述第一材料层上的第二材料层，以及位于所述第二材料层上的第三材料层；所述第一材料层的材料包括氧化硅；所述第二材料层的材料包括氮化硅；所述第三材料层的材料包括氧化硅。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始存储栅结构层还包括位于所述存储区和所述第一栅材料层之间的第一栅介质材料层；所述第一栅介质材料层的材料包括氧化硅；所述方法还包括：所述第一栅介质材料层...
【专利技术属性】
技术研发人员：冀前，阎大勇，仝海跃，杨玲，郑环，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。