System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 光电传感器结构以及钳位电压的测试方法技术_技高网

光电传感器结构以及钳位电压的测试方法技术

技术编号:40800367 阅读:4 留言:0更新日期:2024-03-28 19:26
一种光电传感器结构以及钳位电压的测试方法,方法包括:提供光电传感器结构,包括:像素阵列,像素阵列包括:多个阵列排布的像素单元;每个像素单元包括:衬底;光电二极管,包括位于衬底内相邻的N型区和P型区;传输晶体管,包括位于衬底内的沟道区以及位于沟道区的衬底上的栅极,沟道区与N型区相邻;对多个像素单元的P型区施加第一电位且对N型区施加逐渐增加的第二电位,第二电位的初始值高于第一电位,并测试多个像素单元的N型区和P型区之间的结电容,获得结电容随电压变化的关系;基于结电容随电压变化的关系,获得像素阵列的钳位电压。本发明专利技术实施例提高钳位电压测试的便利度、准确度和有效性。

【技术实现步骤摘要】

本专利技术实施例涉及光电传感器领域,尤其涉及一种光电传感器结构以及钳位电压的测试方法


技术介绍

1、在半导体
中,图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(ccd)和互补金属氧化物半导体图像传感器(cmos image sensor,cis)。ccd图像传感器的优点是对图像敏感度较高,噪声小。相比之下,cmos图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代ccd的地位。

2、随着cis器件尺寸的进一步缩小,光电二极管(photodiode,pd)的满阱电荷容量以及电荷转移效率越发引起关注。钳位电压(vpin)是影响光电二极管电荷储存能力和电荷转移效率的重要因素,光电二极管的高电荷储存能力和电荷转移效率对vpin的大小有着严格的要求。vpin指的是在平衡状态(pd达到平衡满阱时的状态)与耗尽状态(pd内电子被完全清空)之间的电势的最大差值。具体地,若vpin较大,则对应较大的满阱容量(full wellcapacity,fwc);若vpin较小,则对应更高的电荷转移效率。

3、但是,目前对钳位电压测试的准确性和有效性有待提高。


技术实现思路

1、本专利技术实施例解决的问题是提供一种光电传感器结构以及钳位电压的测试方法,提高钳位电压测试的便利度、准确度和有效性。

2、为解决上述问题,本专利技术实施例提供一种光电传感器结构,像素阵列,包括:多个阵列排布的像素单元;每个所述像素单元包括:衬底;光电二极管,包括位于所述衬底内相邻的n型区和p型区;传输晶体管,包括位于所述衬底内的沟道区以及位于所述沟道区的衬底上的栅极,所述沟道区与所述n型区相邻;第一电位连接端,位于所述衬底上且与p型区电连接,所述第一电位连接端用于提供第一电位,以获取电容的低电位端;第二电位连接端,位于所述衬底上且与n型区电连接,所述第二电位连接端用于提供第二电位,以获取电容的高电位端,所述第二电位的初始值高于所述第一电位且逐渐增加;所述第一电位连接端和第二电位连接端,用于获取n型区和p型区之间的结电容随两端电压变化的关系,以获得钳位电压。

3、可选的,所述光电传感器结构还包括:栅极连接端,位于所述栅极的顶部上;所述栅极连接端用于在测试时接入关断电压,用于使传输晶体管关断。

4、可选的,所述传输晶体管为nmos晶体管,所述栅极连接端用于在测试时接入负电位;或者,所述传输晶体管为pmos晶体管,所述栅极连接端用于在测试时接入正电位。

5、可选的,所述n型区位于所述栅极一侧的衬底内;所述传输晶体管还包括:漏端,位于所述栅极另一侧的衬底内,所述漏端的掺杂类型与所述n型区的掺杂类型相同;所述光电传感器结构还包括:栅极连接端,位于所述栅极的顶部上,所述栅极连接端用于在测试时接入开启电压,用于使所述传输晶体管开启;所述第一电位连接端位于所述p型区的衬底上且与所述p型区相接触;所述第二电位连接端位于所述漏端的衬底上且与漏端相接触。

6、可选的,所述像素单元还包括:体端区,位于所述p型区内且与n型区相间隔,且所述体端区的掺杂类型与p型区的掺杂类型相同;所述第一电位连接端位于所述体端区的衬底上且与所述体端区相接触。

7、可选的,所述光电传感器结构还包括:隔离结构,位于所述体端区和所述n型区之间的衬底内。

8、可选的,所述第一电位连接端为第一接触孔插塞,所述第二电位连接端为第二接触孔插塞。

9、相应的,本专利技术实施例还提供一种钳位电压的测试方法,包括:提供光电传感器结构,所述光电传感器结构包括像素阵列,所述像素阵列包括:多个阵列排布的像素单元;每个所述像素单元包括:衬底;光电二极管,包括位于衬底内相邻的n型区和p型区;传输晶体管,包括位于所述衬底内的沟道区以及位于所述沟道区的衬底上的栅极,所述沟道区与所述n型区相邻;对多个像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位,且第二电位的初始值高于第一电位,并测试多个像素单元的n型区和p型区之间的结电容,获得结电容随电压变化的关系;基于结电容随电压变化的关系,获得像素阵列的钳位电压。

10、可选的,所述钳位电压的测试方法还包括:在对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位,并测试多个像素单元的所述n型区和p型区之间的结电容的步骤中,对所述栅极施加关断电压,用于使传输晶体管关断。

11、可选的,所述传输晶体管为nmos晶体管,对所述栅极施加负电位;或者,所述传输晶体管为pmos晶体管,对所述栅极施加正电位。

12、可选的,所述提供光电传感器的步骤中,所述光电传感器结构还包括:第一电位连接端,位于所述衬底上且与所述p型区电连接;第二电位连接端,位于衬底上且与n型区电连接;栅极连接端,位于所述栅极的顶部上;对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位的步骤包括:对所述第一电位连接端施加所述第一电位,且对所述第二电位连接端施加所述第二电位;对所述栅极施加关断电压的步骤包括:对所述栅极连接端施加关断电压。

13、可选的,所述传输晶体管还包括:漏端,位于所述栅极另一侧的衬底内,所述漏端的掺杂类型与所述n型区的掺杂类型相同;对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位,并测试多个像素单元的所述n型区和p型区之间的结电容的步骤包括:对所述栅极施加开启电压,用于使传输晶体管开启;对像素阵列的多个所述漏端施加逐渐增加的第二电位,并测试多个像素单元的所述漏端和p型区之间的结电容。

14、可选的,所述提供光电传感器的步骤中,所述光电传感器结构还包括:第一电位连接端,位于所述衬底上且与所述p型区电连接;第二电位连接端,位于所述漏端的衬底上且与漏端相接触;栅极连接端,位于所述栅极的顶部上;对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位的步骤包括:对所述第一电位连接端施加所述第一电位,且读所述第二电位连接端施加所述第二电位;对所述栅极施加开启电压的步骤包括:对所述栅极连接端施加开启电压。

15、可选的,所述像素单元还包括:体端区,位于所述p型区内且与n型区相间隔,且所述体端区的掺杂类型与p型区的掺杂类型相同;对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位,并测试多个像素单元的所述n型区和p型区之间的结电容的步骤包括:对多个所述像素单元的体端区施加第一电位,且对n型区施加逐渐增加的第二电位,且第二电位的初始值高于第一电位,并测试多个像素单元的n型区和体端区之间的结电容。

16、可选的,基于结电容随电压变化的关系,获得像素阵列的钳位电压的步骤包括:获取结电容随电压变化的关系曲线;获取所述关系曲线中,结电容不随电压变化而变化时对应的电压,作为所述钳位电压。

17、可选的,所述钳位电压的测试方法还包括:在测试多个像素本文档来自技高网...

【技术保护点】

1.一种光电传感器结构,其特征在于,包括:

2.如权利要求1所述的光电传感器结构,其特征在于,所述光电传感器结构还包括:栅极连接端,位于所述栅极的顶部上;所述栅极连接端用于在测试时接入关断电压,用于使传输晶体管关断。

3.如权利要求2所述的光电传感器结构,其特征在于,所述传输晶体管为NMOS晶体管,所述栅极连接端用于在测试时接入负电位;或者,所述传输晶体管为PMOS晶体管,所述栅极连接端用于在测试时接入正电位。

4.如权利要求1所述的光电传感器结构,其特征在于,所述N型区位于所述栅极一侧的衬底内;所述传输晶体管还包括:漏端,位于所述栅极另一侧的衬底内,所述漏端的掺杂类型与所述N型区的掺杂类型相同;

5.如权利要求1所述的光电传感器结构,其特征在于,所述像素单元还包括:体端区,位于所述P型区内且与N型区相间隔,且所述体端区的掺杂类型与P型区的掺杂类型相同;

6.如权利要求5所述的光电传感器结构,其特征在于,所述光电传感器结构还包括:隔离结构,位于所述体端区和所述N型区之间的衬底内。

7.如权利要求1所述的光电传感器结构,其特征在于,所述第一电位连接端为第一接触孔插塞,所述第二电位连接端为第二接触孔插塞。

8.一种钳位电压的测试方法,其特征在于,包括:

9.如权利要求8所述的钳位电压的测试方法,其特征在于,所述钳位电压的测试方法还包括:在对多个所述像素单元的P型区施加第一电位,且对N型区施加逐渐增加的第二电位,并测试多个像素单元的所述N型区和P型区之间的结电容的步骤中,对所述栅极施加关断电压,用于使传输晶体管关断。

10.如权利要求9所述的钳位电压的测试方法,其特征在于,所述传输晶体管为NMOS晶体管,对所述栅极施加负电位;或者,所述传输晶体管为PMOS晶体管,对所述栅极施加正电位。

11.如权利要求9所述的钳位电压的测试方法,其特征在于,所述提供光电传感器的步骤中,所述光电传感器结构还包括:第一电位连接端,位于所述衬底上且与所述P型区电连接;第二电位连接端,位于衬底上且与N型区电连接;栅极连接端,位于所述栅极的顶部上;

12.如权利要求8所述的钳位电压的测试方法,其特征在于,所述传输晶体管还包括:漏端,位于所述栅极另一侧的衬底内,所述漏端的掺杂类型与所述N型区的掺杂类型相同;

13.如权利要求12所述的钳位电压的测试方法,其特征在于,所述提供光电传感器的步骤中,所述光电传感器结构还包括:第一电位连接端,位于所述衬底上且与所述P型区电连接;第二电位连接端,位于所述漏端的衬底上且与漏端相接触;栅极连接端,位于所述栅极的顶部上;

14.如权利要求8所述的钳位电压的测试方法,其特征在于,所述像素单元还包括:体端区,位于所述P型区内且与N型区相间隔,且所述体端区的掺杂类型与P型区的掺杂类型相同;

15.如权利要求8所述的钳位电压的测试方法,其特征在于,基于结电容随电压变化的关系,获得像素阵列的钳位电压的步骤包括:获取结电容随电压变化的关系曲线;获取所述关系曲线中,结电容不随电压变化而变化时对应的电压,作为所述钳位电压。

16.如权利要求8所述的钳位电压的测试方法,其特征在于,所述钳位电压的测试方法还包括:

...

【技术特征摘要】

1.一种光电传感器结构,其特征在于,包括:

2.如权利要求1所述的光电传感器结构,其特征在于,所述光电传感器结构还包括:栅极连接端,位于所述栅极的顶部上;所述栅极连接端用于在测试时接入关断电压,用于使传输晶体管关断。

3.如权利要求2所述的光电传感器结构,其特征在于,所述传输晶体管为nmos晶体管,所述栅极连接端用于在测试时接入负电位;或者,所述传输晶体管为pmos晶体管,所述栅极连接端用于在测试时接入正电位。

4.如权利要求1所述的光电传感器结构,其特征在于,所述n型区位于所述栅极一侧的衬底内;所述传输晶体管还包括:漏端,位于所述栅极另一侧的衬底内,所述漏端的掺杂类型与所述n型区的掺杂类型相同;

5.如权利要求1所述的光电传感器结构,其特征在于,所述像素单元还包括:体端区,位于所述p型区内且与n型区相间隔,且所述体端区的掺杂类型与p型区的掺杂类型相同;

6.如权利要求5所述的光电传感器结构,其特征在于,所述光电传感器结构还包括:隔离结构,位于所述体端区和所述n型区之间的衬底内。

7.如权利要求1所述的光电传感器结构,其特征在于,所述第一电位连接端为第一接触孔插塞,所述第二电位连接端为第二接触孔插塞。

8.一种钳位电压的测试方法,其特征在于,包括:

9.如权利要求8所述的钳位电压的测试方法,其特征在于,所述钳位电压的测试方法还包括:在对多个所述像素单元的p型区施加第一电位,且对n型区施加逐渐增加的第二电位,并测试多个像素单元的所述n型区和p型区之间的结电容的步骤中,对所述栅极施加关断电压,用于...

【专利技术属性】
技术研发人员:冯威张伟阎大勇
申请(专利权)人:中芯国际集成电路制造北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1