以标准时钟／数据为参考的时钟再生方法技术

本发明专利技术公开了一种以时钟／数据为参考的时钟再生方法，由本地高速处理时钟产生再生时钟，为再生时钟设定期望相位，对再生时钟的当前相位与期望相位之间的误差相位进行跟踪并补偿，根据补偿结果，不断地调整本地高速处理时钟输出的再生时钟的相位。本发明专利技术的有益技术效果是：提供了一种新的时钟再生方法，克服了因参考信号占空比不均匀无法进行时钟再生的问题，严格保证参考输入和再生时钟之间的相位关系，并且和相对频偏无关；保证了再生数据的正确性和链路传输的可靠性，再生时钟和输入参考的相对相位可以设定。

【技术实现步骤摘要】

本专利技术涉及一种通信技术，尤其涉及一种以时钟/数据为参考的时钟再生方法。
技术介绍
在通信领域，一些接口只传递数据信号，接口不包括时钟信号，比如HDB3码，时钟信息通过数据进行传递；一些接口，同时传递数据信号和时钟信号，比如B接口，时钟信息直接通过时钟信号进行传递；在各种接口上，数据受到外界信号干扰时常有一定的抖动，同时接口电路需要经过模拟电路处理，这会引起参考信号的占空比不均匀，故需要对接口电路进行时钟再生处理，以便数据恢复和后续处理。因此，时钟再生的目标就是利用参考信号进行时钟再生，克服抖动和参考信号的占空比不均匀的影响，对接口数据进行正确的采样和译码，保证再生数据的正确性和链路传输的可靠性。一般以时钟作为参考输入的时钟再生电路采用XOR电路进行鉴相，如图2所示，为了加快锁定时间和实现简单，接口时钟再生电路采用一阶环路，但这种方法，要求参考时钟占空比均匀，如果参考时钟占空比不均匀鉴相特性随之改变影响环路性能。一般以数据作为参考输入的时钟再生电路采用双边沿检测电路进行鉴相，如图3所示，为了加快锁定时间和实现简单，接口时钟再生采用一阶环路，同样的，如果参考数据占空比不均匀鉴相特性就会随之改变，从而影响环路性能。另外传统的时钟再生电路通过双向计数器产生再生时钟，利用鉴相电路产生的加减脉冲来调整计数器的方向和步进量，因为计数器的精度问题导致再生时钟的相位精度较差，再生时钟抖动较大。
技术实现思路
为解决现有技术存在的对参考时钟(数据)占空比要求较高，再生时钟和输入参考的相对相位随频偏变化，再生时钟的相位精度较差等问题，本专利技术提出了一种以时钟/数据为参考的时钟再生方法，由本地高速处理时钟产生再生时钟，为再生时钟设定期望相位(期望相位指参考输入和再生时钟之间的相对相位)，对再生时钟的当前相位与期望相位之间的误差相位进行跟踪并补偿，根据补偿结果，不断地调整本地高速处理时钟输出的再生时钟。该方法具体步骤为：1)设定期望相位θset，所述期望相位θset的取值为0°～360°。2)确定参考时钟/数据相位参考点，在相位参考点提取再生时钟对应的当前相位，计算期望相位θset与当前相位之间的误差相位θe(i)，包括：1]对参考时钟/数据进行边沿检测，选取参考时钟/数据的0°相位点作为相位参考点；2]提取再生时钟对应相位参考点的当前相位并记为θ(i-1)；-->3]计算期望相位θset和当前相位的误差相位θe(i)，θe(i)＝θset-θ(i-1)；i＝1，2，3...n。3)对误差相位θe(i)依次进行环路增益处理、累加相位处理和相位累加器处理，包括：1]环路增益处理：K*θe(i)；K为增益倍数，K取值小于2-8；2]累加相位处理：Δθ(i)＝θ0+K*θe(i)；θ0为固定累加量；θ0＝2m*(fin/fs)，其中，m为相位累加器的精度，取16bit以上；fin是参考信号的频率；fs是本地的高速处理时钟频率。3]相位累加器处理：θ(i)＝θ(i-1)+Δθ(i)；θ(i)为第i次相位累加器处理结果，θ(i-1)为当前次计算时所提取的再生时钟对应相位参考点的当前相位；i＝1，2，3...n；当i＝1时，θ(i-1)＝θ(0)＝0。4)根据相位累加器处理结果θ(i)所在象限，本地高速处理时钟输出再生时钟，包括：当相位累加器处理结果θ(i)在一、二象限时，本地高速处理时钟输出低电平的再生时钟，当相位累加器处理结果在三、四象限时，本地高速处理时钟输出高电平的再生时钟。完成步骤4)的处理后，重复步骤2)至4)，继续后续处理。前文所述的参考时钟/数据为：时钟、RZ码或NRZ码。本专利技术的有益技术效果是：提供了一种新的时钟再生方法，克服了因传输或信号处理导致的参考信号占空比不均匀而无法进行时钟再生的问题，可对接口数据进行正确的采样和译码，通过期望相位的设置，可以严格保证参考输入和再生时钟之间的相位关系，并且和相对频偏无关；保证了再生数据的正确性和链路传输的可靠性，再生时钟和输入参考的相对相位可以设定，通过数控振荡器产生再生时钟的相位可以获得更高的相位精度。附图说明图1、实现本专利技术方案的时钟再生电路；图2、现有技术中以时钟为参考的XOR鉴相电路；图3、现有技术中以数据为参考的双边沿检测鉴相电路；图4、以RZ码为参考数据的边沿检测电路；图5、以NRZ码为参考数据的边沿检测电路；图6、以时钟为参考的边沿检测波形示意图图7、以数据(RZ码)为参考的边沿检测波形示意图；图8、以数据(NRZ码)为参考的边沿检测波形示意图；图9、以时钟为参考的XOR鉴相电路的再生时钟效果图；图10、以RZ码为参考的XOR鉴相电路的再生时钟效果图；图11、以时钟为参考，经本专利技术方案处理的再生时钟效果图；图12、以RZ码为参考，经本专利技术方案处理的再生时钟效果图；图13、图14，以RZ码为参考，但期望相位不同，经本专利技术方案处理的再生时钟效果图。-->具体实施方式参见图1，本专利技术方案为：由本地高速处理时钟产生再生时钟，为再生时钟设定期望相位，对再生时钟的当前相位与期望相位之间的误差相位进行跟踪并补偿，根据补偿结果，不断地调整本地高速处理时钟输出的再生时钟的相位。其具体步骤为：1)设定期望相位θset，2)确定参考时钟/数据相位参考点，在相位参考点提取再生时钟对应的当前相位(也即提取再生时钟对应相位参考点的当前相位)，计算期望相位θset与当前相位之间的误差相位θe(i)，3)对误差相位θe(i)依次进行环路增益处理、累加相位处理和相位累加器处理，4)根据相位累加器处理结果θ(i)所在象限，本地高速处理时钟输出处理后的再生时钟；重复步骤2)至4)；整个处理过程构成一个闭环控制反馈系统。本专利技术方案的原理是：通过步骤2)环节对误差相位θe(i)进行连续跟踪，并由步骤3)的环节对误差相位θe(i)进行实时补偿，最后由步骤4)环节进行调整输出，然后再返回步骤2)进行循环处理；本专利技术的方案不仅避免了现有技术因参考信号占空比不均匀而无法进行时钟再生的问题，而且可对误差相位θe(i)进行连续跟踪，实时调整，保证了再生数据的正确性和链路传输的可靠性。步骤1)中，期望相位θset可根据实际需要在0°～360°范围选定，期望相位θset一般来说，在后续运行过程中不再进行调整，除非是对再生时钟相位的需要发生了改变。步骤2)的具体处理步骤为：1]对标准时钟/数据进行边沿检测，选取标准时钟/数据的0°相位点作为相位参考点；2]提取再生时钟对应相位参考点的当前相位并记为θ(i-1)；3]计算期望相位θset和当前相位的误差相位θe(i)，θe(i)＝θset-θ(i-1)；i＝1，2，3...n。所述的参考时钟/数据为：时钟、RZ码或NRZ码，对参考时钟/数据进行边沿检测及鉴相输出处理(参见图4、5，图中所示为参考输入分别为RZ码和NRZ码的边沿检测电路的示例电路)，从鉴相输出中选取相位参考点；为了便于计算和后续处理，本专利技术选取的标准时钟/数据的优选相位参考点为0°相位点，还可以选取其他相位点作为参考相位点，但需要在处理中引入修正量，相对复杂。参见图6、7，如果参考信号是时钟或RZ码，只检测参考信号的上跳边沿，即对应参考信号的0°相位点，利用高速时钟对参考信号进本文档来自技高网...

【技术保护点】
一种以时钟／数据为参考的时钟再生方法，由本地高速处理时钟产生再生时钟，其特征在于：为再生时钟设定期望相位，对再生时钟的当前相位与期望相位之间的误差相位进行跟踪并补偿，根据补偿结果，不断地调整本地高速处理时钟输出的再生时钟的相位。

【技术特征摘要】
1.一种以时钟/数据为参考的时钟再生方法，由本地高速处理时钟产生再生时钟，其特征在于：为再生时钟设定期望相位，对再生时钟的当前相位与期望相位之间的误差相位进行跟踪并补偿，根据补偿结果，不断地调整本地高速处理时钟输出的再生时钟的相位。2.根据权利要求1所述的以时钟/数据为参考的时钟再生方法，其特征在于：该方法具体步骤为：1)设定期望相位θset，2)确定参考时钟/数据相位参考点，在相位参考点提取再生时钟对应的当前相位，计算期望相位θset与当前相位之间的误差相位θe(i)，3)对误差相位θe(i)依次进行环路增益处理、累加相位处理和相位累加器处理，4)根据相位累加器处理结果θ(i)所在象限，本地高速处理时钟输出再生时钟；重复步骤2)至4)。3.根据权利要求2所述的以标准时钟/数据为参考的时钟再生方法，其特征在于：步骤1)中，所述期望相位θset的取值为0°～360°。4.根据权利要求2所述的以时钟/数据为参考的时钟再生方法，其特征在于：步骤2)包括：1]对参考时钟/数据进行边沿检测，选取参考时钟/数据的0°相位点作为相位参考点；2]提取再生时钟对应相位参考点的当前相位并记为θ(i-1)；3]计算期望相位θset和当...

【专利技术属性】
技术研发人员：陶小鱼，唐铃，万毅，
申请(专利权)人：重庆金美通信有限责任公司，
类型：发明
国别省市：85[中国|重庆]