System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体技术,特别是涉及包含交错沟槽内的源极-基体电性相连结构的半导体装置及其制造方法。
技术介绍
1、在电力电子技术中通常会使用功率晶体管,功率金属氧化物半导体场效晶体管(power metal-oxide semiconductor field effect transistor,power mosfet)是最常被应用在功率转换系统的组件,其包含水平式结构,例如横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor,ldmos)场效晶体管,以及垂直式结构,例如沟槽型栅极金属氧化物半导体场效晶体管(trench gate mosfet),其中沟槽型栅极mosfet将栅极设置于沟槽内。
2、近年来,因应各种电子产品的发展,功率mosfet的功率及布局密度也随之增加,而沟槽型栅极mosfet具有缩小组件单元尺寸、降低寄生电容等好处,因此被广泛地应用在许多不同的领域中,例如电池管理、电源供应器、充电系统等,但是现有的沟槽型栅极mosfet难以在各方面皆完全满足电子产品的需求,例如难以达成同时减小芯片面积、增加组件布局密度、增加电流和降低导通电阻(on-state resistance,ron)等需求,而且沟槽型栅极mosfet在结构和制造上仍有许多问题需要克服。
技术实现思路
1、本专利技术提供了一种包含交错沟槽内的源极-基体(source-body)电性相连结构的半导体装置及其制造方法,其利用沟槽的开
2、在一实施例中,本专利技术提供一种半导体装置,包括沿着第一方向延伸的第一沟槽设置于基底中,沿着第二方向延伸的第二沟槽设置于基底中,第一沟槽与第二沟槽在第一区域内互相交错,具有第一导电类型的杂质的第一掺杂区,在第一区域内,沿着第一方向设置于第一沟槽的底面下,具有第二导电类型的杂质的第二掺杂区,在第一区域内,沿着第二方向设置于第二沟槽的底面下,且第一掺杂区与第二掺杂区互相交错,以及在第一区域内,设置于第一沟槽与第二沟槽中的导电层,且导电层电连接至第一掺杂区和第二掺杂区。
3、在一实施例中,所述导电层的俯视轮廓呈现十字型,且直接接触所述第一掺杂区和所述第二掺杂区的顶面。
4、在一实施例中,所述的半导体装置还包括:第一栅极设置于所述第一沟槽内,且位于邻近所述第一区域的一第二区域;源极接触区,具有所述第一导电类型,在所述第二区域内,沿着所述第一方向设置于所述第一沟槽的底面下,所述第一掺杂区电性连接所述源极接触区;第一源极区,具有所述第一导电类型,设置于所述基底内,且邻近所述基底的底面;第一基体区,具有所述第二导电类型,设置于所述基底内,在所述第二区域内,沿着所述第一方向设置于所述第一源极区上方,所述第二掺杂区电性连接所述第一基体区。
5、在一实施例中,所述半导体装置还包括:第二栅极,设置于所述第一沟槽内,且位于所述第二区域,沿所述第一沟槽的深度方向上,所述第一栅极和所述第二栅极彼此分离;第二源极区,具有所述第一导电类型,设置于所述基底内,且邻近所述基底的顶面;第二基体区,具有所述第二导电类型,设置于所述基底内,且位于所述第二源极区下方;以及共享漏极区,具有所述第一导电类型,设置于所述基底内,且位于所述第一基体区和所述第二基体区之间。
6、在一实施例中,所述第一栅极和所述第二栅极在所述第一方向上分离于所述导电层。
7、在一实施例中,所述半导体装置还包括:第三沟槽,设置于所述基底中,且位于两个所述第一区域之间,所述第三沟槽平行于所述第一沟槽且与所述第二沟槽互相交错;以及第三栅极,设置于所述第三沟槽内,沿着所述第一方向延伸至所述第二沟槽内,其中,所述第三栅极在第二方向上分离于所述导电层。
8、在一实施例中,所述半导体装置还包括:第四沟槽,设置于所述基底中,且位于两个所述第一区域之间,所述第四沟槽平行于所述第一沟槽且与所述第二沟槽互相交错;以及第四栅极,设置于所述第四沟槽内,沿着所述第一方向延伸至所述第二沟槽内;至少所述第三栅极与所述第四栅极其中之一在所述第二沟槽内沿着所述第二方向延伸,以使所述第三栅极与所述第四栅极电性连接。
9、在一实施例中,所述半导体装置还包括:另一栅极,设置于所述第三沟槽内,沿所述第三沟槽的深度方向上,所述另一栅极与所述第三栅极彼此分离,所述另一栅极沿着所述第一方向延伸至所述第二沟槽内,其中,所述另一栅极在第二方向上分离于所述导电层。
10、在一实施例中,所述半导体装置还包括:场板,设置于所述第一沟槽内,且沿所述第一沟槽的深度方向上,所述场板和所述第一栅极彼此分离;以及漏极区,具有所述第一导电类型,设置于所述基底内,且位于所述第一基体区上方。
11、在一实施例中,所述半导体装置还包括一介电材料填充在所述第一区域的所述第一沟槽与所述第二沟槽内,且覆盖所述导电层。
12、在一实施例中,所述导电层电连接至位于所述基底的底面下方的一底部导线层,且所述底部导线层电耦接至接地端。
13、在一实施例中,所述半导体装置还包括导电插塞穿过所述介电材料,设置在所述第一区域的所述第一沟槽与所述第二沟槽内,且电连接至所述导电层。
14、根据一实施例,本专利技术提供一种半导体装置的制造方法,包括以下步骤:提供基底;在基底中形成第一沟槽和第二沟槽,第一沟槽沿着第一方向延伸,第二沟槽沿着第二方向延伸,且第一沟槽和第二沟槽在第一区域互相交错;在第一区域,经由第一沟槽的第一开口对基底进行第一导电类型的第一自对准离子注入工艺,以形成位于第一沟槽的底面下的第一掺杂区;在第一区域,经由第二沟槽的第二开口对基底进行第二导电类型的第二自对准离子注入工艺,以形成位于第二沟槽的底面下的第二掺杂区;以及在第一区域,于第一沟槽与第二沟槽内形成导电层,且导电层电连接至第一掺杂区和第二掺杂区。
15、在一实施例中,所述第一开口和所述第二开口互相交错,且形成所述第一开口和所述第二开口包括:以介电材料填充所述第一沟槽与所述第二沟槽;以及蚀刻移除在所述第一区域,填充于所述第一沟槽与所述第二沟槽中的所述介电材料,以形成所述第一开口和所述第二开口。
16、在一实施例中,所述第一自对准离子注入工艺在所述第一开口以一第一倾斜角度和一第二倾斜角度进行离子注入。
17、在一实施例中,所述第二自对准离子注入工艺在所述第二开口以一第三倾斜角度和一第四倾斜角度进行离子注入。
18、在一实施例中,所述第一倾斜角度、所述第二倾斜角度、所述第三倾斜角度和所述第本文档来自技高网...
【技术保护点】
1.一种半导体装置,其特征在于,包括:
2.如权利要求1所述的半导体装置,其特征在于,所述导电层的俯视轮廓呈现十字型,且与所述第一掺杂区和所述第二掺杂区的顶面直接接触。
3.如权利要求1所述的半导体装置,其特征在于,还包括:
4.如权利要求3所述的半导体装置,其特征在于,还包括:
5.如权利要求4所述的半导体装置,其特征在于,所述第一栅极和所述第二栅极在所述第一方向上与所述导电层分离。
6.如权利要求3所述的半导体装置,其特征在于,还包括:
7.如权利要求6所述的半导体装置,其特征在于,还包括:
8.如权利要求6所述的半导体装置,其特征在于,还包括:
9.如权利要求3所述的半导体装置,其特征在于,还包括:
10.如权利要求1所述的半导体装置,其特征在于,还包括一介电材料填充在所述第一区域的所述第一沟槽与所述第二沟槽内,且覆盖所述导电层。
11.如权利要求10所述的半导体装置,其特征在于,所述导电层电连接至位于所述基底的底面下方的一底部导线层,且所述底部导线层电耦
12.如权利要求10所述的半导体装置,其特征在于,还包括一导电插塞穿过所述介电材料,设置在所述第一区域的所述第一沟槽与所述第二沟槽内,且电连接至所述导电层。
13.一种半导体装置的制造方法,其特征在于,包括:
14.如权利要求13所述的半导体装置的制造方法,其特征在于,所述第一开口和所述第二开口互相交错,且形成所述第一开口和所述第二开口包括:
15.如权利要求13所述的半导体装置的制造方法,其特征在于,所述第一自对准离子注入工艺在所述第一开口以一第一倾斜角度和一第二倾斜角度进行离子注入。
16.如权利要求15所述的半导体装置的制造方法,其特征在于,所述第二自对准离子注入工艺在所述第二开口以一第三倾斜角度和一第四倾斜角度进行离子注入。
17.如权利要求16所述的半导体装置的制造方法,其特征在于,所述第一倾斜角度、所述第二倾斜角度、所述第三倾斜角度和所述第四倾斜角度各自介于角度θa至角度θb之间,θa=tan-1(Lcd/Ltr),θb=tan-1(W/2Ltr),其中Lcd为所述第一开口在所述第二方向的宽度,Ltr为所述第一开口和所述第二开口的相同深度,W为所述第二开口在所述第二方向的长度。
18.如权利要求13所述的半导体装置的制造方法,其特征在于,还包括:
19.如权利要求13所述的半导体装置的制造方法,其特征在于,还包括:
20.如权利要求13所述的半导体装置的制造方法,其特征在于,经由所述第一开口和所述第二开口,通过自对准金属硅化物工艺形成所述导电层。
21.如权利要求13所述的半导体装置的制造方法,其特征在于,沉积导电材料于所述第一开口和所述第二开口中以形成所述导电层。
...【技术特征摘要】
1.一种半导体装置,其特征在于,包括:
2.如权利要求1所述的半导体装置,其特征在于,所述导电层的俯视轮廓呈现十字型,且与所述第一掺杂区和所述第二掺杂区的顶面直接接触。
3.如权利要求1所述的半导体装置,其特征在于,还包括:
4.如权利要求3所述的半导体装置,其特征在于,还包括:
5.如权利要求4所述的半导体装置,其特征在于,所述第一栅极和所述第二栅极在所述第一方向上与所述导电层分离。
6.如权利要求3所述的半导体装置,其特征在于,还包括:
7.如权利要求6所述的半导体装置,其特征在于,还包括:
8.如权利要求6所述的半导体装置,其特征在于,还包括:
9.如权利要求3所述的半导体装置,其特征在于,还包括:
10.如权利要求1所述的半导体装置,其特征在于,还包括一介电材料填充在所述第一区域的所述第一沟槽与所述第二沟槽内,且覆盖所述导电层。
11.如权利要求10所述的半导体装置,其特征在于,所述导电层电连接至位于所述基底的底面下方的一底部导线层,且所述底部导线层电耦接至接地端。
12.如权利要求10所述的半导体装置,其特征在于,还包括一导电插塞穿过所述介电材料,设置在所述第一区域的所述第一沟槽与所述第二沟槽内,且电连接至所述导电层。
13.一种半导体装置的制造方法,其特征在于,包括:
14.如权...
【专利技术属性】
技术研发人员:陈劲甫,
申请(专利权)人:艾科微电子深圳有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。