【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种半导体结构的形成方法。
技术介绍
1、随着半导体技术的发展，半导体器件的尺寸持续减小。其中，在集成电路后段制成工艺中，对金属线的尺寸要求也相应提高，因此，通过改进工艺以保证高质量、小尺寸的金属线是目前广泛研究的课题。
2、在现有的7nm以下制程的半导体制备工艺中，自对准四重图形工艺(self-alignedquadruple patterning，saqp)是制备小尺寸金属线的重要手段。自对准四重图形工艺的过程包括：第一步，形成第一芯轴图形；第二步，在第一芯轴图形侧壁通过淀积形成第一侧墙图形，并去除第一芯轴图形；第三步，传递第一侧墙图形，并以此形成第二芯轴图形；第四步，在第二芯轴图形侧壁通过淀积形成第二侧墙图形，并去除第二芯轴图形，以此使最终图形节距(pitch)仅为初始图形节距的四分之一，极大地缩小了图形尺寸。
3、在现有工艺中，以自对准四重图形工艺形成的金属线的图形由第一芯轴图形以及第二芯轴图形的结构确定，通常为连续且长度相等的线形结构。在后续需要切断金属线的情况下，通常通过干法刻蚀工艺切断金属线，然而，这样的干法刻蚀过程工艺窗口较小，刻蚀工艺的难度较大，且容易在刻蚀过程中引入结构缺陷，导致器件性能降低。
技术实现思路
1、本专利技术解决的技术问题是，提供一种半导体结构的形成方法，提升了切断金属线的工艺窗口，减少了形成的半导体结构的缺陷，提升了器件性能。
2、为解决上述技术问题，本专利技术的技术方案提供一种半
3、可选的，各所述第一掩膜结构在所述第一材料层表面的投影图形记为第一图形，各离子掺杂区仅与一个第一图形有交集。
4、可选的，各所述第一掩膜结构在垂直于所述第一方向上的尺寸为第三尺寸，所述第二尺寸大于或等于第三尺寸。
5、可选的，各离子掺杂区的第一尺寸相同。
6、可选的，对第一材料层进行离子注入之前，还包括：在所述第一材料层上形成第一初始掩膜层，所述第一初始掩膜层内具有掩膜开口，所述掩膜开口暴露出部分所述第一材料层表面。
7、可选的，所述第一尺寸大于20纳米。
8、可选的，所述离子掺杂区内的掺杂离子包括硼离子、碳离子或锗离子中的一种。
9、可选的，去除所述牺牲结构的工艺包括湿法刻蚀工艺。
10、可选的，所述湿法刻蚀工艺中采用的刻蚀液包括碱性溶液。
11、可选的，以所述第一掩膜结构为掩膜刻蚀所述第一材料层的工艺为干法刻蚀工艺。
12、可选的，形成所述第一掩膜结构的方法包括：在形成离子掺杂区后，形成位于所述第一材料层上的第一芯轴结构；在所述第一芯轴结构侧壁和顶部表面沉积第一掩膜材料层；回刻蚀所述第一芯轴结构顶部表面的第一掩膜材料层，以形成位于第一芯轴结构侧壁表面的第一掩膜结构；去除所述第一芯轴结构。
13、可选的，形成所述第一掩膜结构的方法包括：在形成离子掺杂区后，形成位于所述第一材料层上的初始材料层；对所述初始材料层进行图形化，以形成第一掩膜结构。
14、可选的，所述衬底包括：基底以及位于基底上的层间介质层。
15、可选的，在去除所述牺牲结构之后，还包括：以所述第二侧墙结构和离子掺杂区为掩膜，刻蚀所述层间介质层，以形成位于基底上的若干隔离结构和位于各隔离结构之间的隔离间隙。
16、可选的，所述半导体结构的形成方法还包括：在各隔离间隙内形成电互连结构。
17、可选的，所述半导体结构的形成方法还包括：在所述衬底上形成电互连线以及各电互连线之间的隔离介质层；在所述电互连线以及隔离介质层上形成第二初始掩膜层；以所述第二初始掩膜层为掩膜，刻蚀所述电互连线以及隔离介质层，在所述电互连线内形成切断开口。
18、与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
19、本专利技术的技术方案提供的半导体结构的形成方法中，在形成第一掩膜结构之前，先在第一材料层内形成了若干离子掺杂区，且各第一掩膜结构至少位于各离子掺杂区的部分表面，因此，后续以所述第一掩膜结构为掩膜，刻蚀所述第一材料层，形成若干第二芯轴结构之后，所述第二芯轴结构包括的离子掺杂区和周围的牺牲结构的材料不同，可以通过选择性地去除牺牲结构，保留离子掺杂区，从而能够据此在后续形成切断的金属线图形。相比于传统上切断金属线的干法刻蚀工艺，本专利技术实施例通过离子掺杂的方式形成金属线的切断结构，其工艺窗口更大，工艺难度更小，且减少了工艺缺陷。
20、进一步，在所述第一材料层上形成第一初始掩膜层的过程可以利用现有工艺中形成电互连线内切断开口的切割图形光罩，因此，无需在现有工艺流程的基础上增加成本，即能以较低的成本改善电互连线切割的工艺窗口。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，各所述第一掩膜结构在所述第一材料层表面的投影图形记为第一图形，各离子掺杂区仅与一个第一图形有交集。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，各所述第一掩膜结构在垂直于所述第一方向上的尺寸为第三尺寸，所述第二尺寸大于或等于第三尺寸。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，各离子掺杂区的第一尺寸相同。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，对第一材料层进行离子注入之前，还包括：在所述第一材料层上形成第一初始掩膜层，所述第一初始掩膜层内具有掩膜开口，所述掩膜开口暴露出部分所述第一材料层表面。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一尺寸大于20纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子掺杂区内的掺杂离子包括硼离子、碳离子或锗离子中的一种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺中采用的刻蚀液包括碱性溶液。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一掩膜结构为掩膜刻蚀所述第一材料层的工艺为干法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜结构的方法包括：在形成离子掺杂区后，形成位于所述第一材料层上的第一芯轴结构；在所述第一芯轴结构侧壁和顶部表面沉积第一掩膜材料层；回刻蚀所述第一芯轴结构顶部表面的第一掩膜材料层，以形成位于第一芯轴结构侧壁表面的第一掩膜结构；去除所述第一芯轴结构。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜结构的方法包括：在形成离子掺杂区后，形成位于所述第一材料层上的初始材料层；对所述初始材料层进行图形化，以形成第一掩膜结构。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底以及位于基底上的层间介质层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在去除所述牺牲结构之后，还包括：以所述第二侧墙结构和离子掺杂区为掩膜，刻蚀所述层间介质层，以形成位于基底上的若干隔离结构和位于各隔离结构之间的隔离间隙。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：在各隔离间隙内形成电互连结构。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，半导体结构的形成方法还包括：在所述衬底上形成电互连线以及各电互连线之间的隔离介质层；在所述电互连线以及隔离介质层上形成第二初始掩膜层；以所述第二初始掩膜层为掩膜，刻蚀所述电互连线以及隔离介质层，在所述电互连线内形成切断开口。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，各所述第一掩膜结构在所述第一材料层表面的投影图形记为第一图形，各离子掺杂区仅与一个第一图形有交集。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，各所述第一掩膜结构在垂直于所述第一方向上的尺寸为第三尺寸，所述第二尺寸大于或等于第三尺寸。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，各离子掺杂区的第一尺寸相同。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，对第一材料层进行离子注入之前，还包括：在所述第一材料层上形成第一初始掩膜层，所述第一初始掩膜层内具有掩膜开口，所述掩膜开口暴露出部分所述第一材料层表面。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一尺寸大于20纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子掺杂区内的掺杂离子包括硼离子、碳离子或锗离子中的一种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲结构的工艺包括湿法刻蚀工艺。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺中采用的刻蚀液包括碱性溶液。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一掩膜结构为掩膜刻蚀所述第一材料层的工艺为干法刻蚀工艺。
【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。