【技术实现步骤摘要】
在各种实施例中，本公开大体上涉及集成电路装置衬底领域，包含嵌入式迹线衬底设计及制造。更明确来说，本公开涉及嵌入式迹线衬底中的接合指结构。
技术介绍
1、集成电路装置可安装于插件板上。插件板可用于安装微电子装置且微电子装置又用于将插件板安装于例如印刷线路板的较大结构上。由于在半导体晶片上制造集成电路及将切割集成电路耦合到插件板存在小型化挑战，期望改进插件板。
技术实现思路
1、在一些实施例中，一种嵌入式迹线衬底组合件包含累积层压材料、阻焊材料、接合指垫、顶部第一镀覆材料、顶部第二镀覆材料及线接合区段。所述累积层压材料包含包括上表面的裸片侧及与所述裸片侧相对的板侧。所述阻焊材料在所述累积层压材料的所述裸片侧的所述上表面上。所述接合指垫在所述裸片侧处通过所述累积层压材料暴露且具有第一横向宽度。所述顶部第一镀覆材料在所述接合指垫上。所述顶部第一镀覆材料包含与所述累积层压材料的所述上表面基本上共面的顶面。所述顶部第二镀覆材料在所述顶部第一镀覆材料上且具有小于所述第一横向宽度的第二横向宽度。所述顶部第一镀覆材料包含上覆于所述累积层压材料的所述裸片侧的所述上表面的顶面。所述线接合区段包含所述接合指垫的行、所述顶部第一镀覆材料及所述顶部第二镀覆材料。所述阻焊材料从所述累积层压材料的所述裸片侧的所述上表面的一部分且从所述接合指垫后缩。
2、在额外实施例中，一种微电子装置组合件包含线接合到嵌入式迹线衬底组合件的微电子装置及接合线。所述嵌入式迹线衬底组合件包含累积层压材料、阻焊材料、接合指垫
3、在另外实施例中，一种形成嵌入式迹线衬底组合件的工艺包含将遮蔽材料图案化于累积层压材料的上表面及接合指垫上以形成与所述接合指垫的一部分重叠的图案化遮蔽材料，所述接合指垫具有第一横向宽度。在所述接合指垫上形成第一顶部镀覆材料到所述累积层压材料的所述上表面的高度。在所述第一顶部镀覆材料上形成第二顶部镀覆材料。所述第二顶部镀覆材料至少部分在所述累积层压材料的所述上表面上方且具有小于所述接合指垫的所述第一横向宽度的第二横向宽度。移除所述图案化遮蔽材料。在所述上表面上形成顶部阻焊材料以界定线接合区段。所述顶部阻焊材料仅在外围邻近所述线接合区段。
4、在又另外实施例中，一种电子系统包含：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；存储器装置，其可操作地耦合到所述处理器装置；及嵌入式迹线衬底组合件。所述嵌入式迹线衬底组合件包含累积层压材料、阻焊材料、接合指垫、顶部第一镀覆材料、顶部第二镀覆材料及线接合区段。所述累积层压材料包含具有上表面的裸片侧及与所述裸片侧相对的板侧。所述阻焊材料在所述累积层压材料的所述裸片侧的所述上表面上。所述接合指垫在所述裸片侧处通过所述累积层压材料暴露且各自具有第一横向宽度。所述顶部第二镀覆材料在所述顶部第一镀覆材料上且具有小于所述接合指垫中的每一者的所述第一横向宽度的第二横向宽度。所述顶部第一镀覆材料具有竖直上覆于所述累积层压材料的所述裸片侧的所述上表面的顶面。所述线接合区段包含所述接合指垫的行、所述顶部第一镀覆材料及所述顶部第二镀覆材料。所述阻焊材料从所述上表面的一部分且从所述接合指垫后缩。所述阻焊材料仅在外围邻近所述线接合区段。
本文档来自技高网...【技术保护点】
1.一种嵌入式迹线衬底组合件，其包括：
2.根据权利要求1所述的嵌入式迹线衬底组合件，其中所述阻焊材料仅在外围邻近所述线接合区段。
3.根据权利要求1所述的嵌入式迹线衬底组合件，其中：
4.根据权利要求3所述的嵌入式迹线衬底组合件，其中上覆于所述累积层压材料的所述上表面的所述顶部第二镀覆材料的一部分具有在从约0.5μm到约1.33μm的范围内的高度。
5.根据权利要求3所述的嵌入式迹线衬底组合件，其中所述顶部第二镀覆材料及所述接合指垫具有在从约0.03:1到约0.08:1的范围内的相对高度比。
6.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开在从约10μm到约50μm的范围内的线间隔距离。
7.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开一线间隔距离，且所述嵌入式迹线衬底组合件进一步包括接触所述顶部第二镀覆材料的接合线，所述接合线包括：
8.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开一线间
9.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其进一步包括：
10.一种微电子装置组合件，其包括：
11.根据权利要求10所述的微电子装置组合件，其中：
12.根据权利要求11所述的微电子装置组合件，其中所述顶部第二镀覆材料及所述接合指垫具有在从约0.03:1到约0.08:1的范围内的相对高度比。
13.根据权利要求11所述的微电子装置组合件，其中所述微电子装置包括线接合到第一接合指垫行的第一线接合存储器装置，且所述微电子装置组合件进一步包括：
14.根据权利要求10所述的微电子装置组合件，其进一步包括：
15.一种形成嵌入式迹线衬底组合件的工艺，其包括：
16.根据权利要求15所述的工艺，其进一步包括将微电子装置线接合到所述接合指垫。
17.一种电子系统，其包括：
18.根据权利要求17所述的电子系统，其中：
19.根据权利要求18所述的电子系统，其中所述存储器装置包括线接合到第一行接合指垫、顶部第一镀覆材料及顶部第二镀覆材料的第一线接合存储器装置，所述电子系统进一步包括：
20.根据权利要求18所述的电子系统，其中所述存储器装置包括线接合到第一行接合指垫、顶部第一镀覆材料及顶部第二镀覆材料的第一线接合存储器装置，且所述电子系统进一步包括：
...【技术特征摘要】
1.一种嵌入式迹线衬底组合件，其包括：
2.根据权利要求1所述的嵌入式迹线衬底组合件，其中所述阻焊材料仅在外围邻近所述线接合区段。
3.根据权利要求1所述的嵌入式迹线衬底组合件，其中：
4.根据权利要求3所述的嵌入式迹线衬底组合件，其中上覆于所述累积层压材料的所述上表面的所述顶部第二镀覆材料的一部分具有在从约0.5μm到约1.33μm的范围内的高度。
5.根据权利要求3所述的嵌入式迹线衬底组合件，其中所述顶部第二镀覆材料及所述接合指垫具有在从约0.03:1到约0.08:1的范围内的相对高度比。
6.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开在从约10μm到约50μm的范围内的线间隔距离。
7.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开一线间隔距离，且所述嵌入式迹线衬底组合件进一步包括接触所述顶部第二镀覆材料的接合线，所述接合线包括：
8.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬底组合件，其中所述接合指垫隔开一线间隔距离，且所述嵌入式迹线衬底组合件进一步包括接触所述顶部第二镀覆材料的接合线，所述接合线包括：
9.根据权利要求1到5中任一权利要求所述的嵌入式迹线衬...
【专利技术属性】
技术研发人员：崔凤佑，V·巴瓦那西，N·R·赛卡姆，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。