【技术实现步骤摘要】
本申请涉及振荡器领域，尤其涉及一种可实现误差消除的rc张弛振荡器电路。
技术介绍
1、随着对低成本、高能效的物联网设备在不同应用领域，如生物医疗植入物和短程无线连接的需求的增长，人们很需要小面积、低功耗的全集成khz范围时钟源。虽然晶体振荡器具有较好的噪声性能和频率稳定性，但是他们的长启动时间会影响为了系统节能而采取的周期工作模式。同时片外的晶体面积较大，限制了系统的集成度并增加了成本。而另一种常用结构rc张弛振荡器，在khz至mhz频率生成方面具有多种优势，如启动时间快、面积小、功耗低等；
2、然而现有的rc张弛振荡器，由于比较器输入端的工艺偏差和不可避免的失配，导致了会产生不确定的偏置电压，为了减少偏置电压的影响，rc张弛振荡器需要提升自身的功率进行抑制，这就导致了rc张弛振荡器功耗的上升，同时偏置电压也会导致rc张弛振荡器自身的温度稳定性产生恶化，造成输出误差上升，因此如何设计一种可降低自身功耗同时提升自身温度稳定性，从而达到减少输出误差的rc张弛振荡器电路，成为了一个急需解决的问题。
技术实现思路
1、基于此，有必要针对上述问题，提出了一种可降低自身功耗同时提升自身温度稳定性，从而实现降低输出误差的可实现误差消除的rc张弛振荡器电路。
2、本申请提供了一种可实现误差消除的rc张弛振荡器电路，包括脉冲产生器，参考电压产生器，rc分段充放电支路，斩波电路，负偏置比较器和施密特触发器；
3、所述脉冲产生器的供电输入端、所述参考电压产生器的供电输
4、进一步的，所述脉冲产生器包括d触发器、第一缓冲器、第二缓冲器、第一反相器以及第二反相器；
5、所述d触发器的时钟输入端连接至所述总电路输入电压，所述d触发器的输入端连接至所述外部供电，所述d触发器的复位端连接至所述第二反相器输出端，所述第一缓冲器输入端、所述第一反相器输入端以及所述第二缓冲器输入端共同连接到所述d触发器的输出端，所述第二缓冲器的输出端连接至所述第二反相器的输入端，所述第一缓冲器的输出端与所述第一反向器的输出端均与所述参考电压产生器相连。
6、进一步的，所述参考电压产生器包括第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第一电容、第二电容以及第三电容；
7、所述第一nmos管栅极、所述第二nmos管栅极以及所述第三nmos管栅极共同连接至所述第一缓冲器的输出端，所述第四nmos管栅极、所述第五nmos管栅极、所述第六nmos管栅极以及所述第七nmos管栅极共同连接至所述第一反向器的输出端，所述第一nmos管漏极连接至所述外部供电，所述第一nmos管源极以及所述第四nmos管源极和所述第一电容的一端相连，所述第一电容的另一端与所述第二nmos管漏级以及所述第六nmos管漏级相连，所述第二nmos管源极以及所述第五nmos管源极和所述第二电容的一端相连，所述第二电容的另一端与所述第三nmos管漏级以及第七nmos管漏级相连，所述第三nmos管源极、所述第四nmos管漏级以及所述第五nmos管漏级和所述第三电容的一端以及所述斩波电路相连，所述第三nmos管栅极还与所述rc分段充放电支路相连，所述电容c3的另一端、第六mos管mn6漏级、第七nmos管mn7漏级连接至参考地。
8、进一步的，所述第一电容、所述第二电容以及所述第三电容的容值相等。
9、进一步的，所述rc分段充放电支路包括第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第一pmos管、第四电容、第五电容以及第一电阻；
10、所述第一pmos管栅极以及所述第一pmos管源极均与所述外部供电相连，所述第一pmos管漏级、第八nmos管漏级、第九nmos管漏级均与所述第一电阻的一端相连，所述第一电阻的另一端与所述外部供电相连，所述第八nmos管栅极与所述外部供电相连，所述第八nmos管源极以及第十nmos管漏级与所述第四电容的一端相连，所述第四电容的另一端接地，所述第九nmos管栅极与所述总电路输入电压相连，所述第九nmos管源极以及所述第十一nmos管漏极均与所述第五电容的一端相连，所述第五电容的另一端接地，所述第十nmos管mn10栅极以及所述第十一nmos管栅极共同连接至所述第三nmos管栅极，所述第十nmos管源极以及第十一nmos管源极接地。
11、进一步的，所述第四电容与所述第五电容的容值相等。
12、进一步的，所述斩波电路包括第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管；
13、所述第十二nmos管栅极、所述第十四nmos管栅极、第十三nmos管栅极、以及第十五nmos管栅极共同连接至所述总电路输入电压，所述第十二nmos管源极以及所述第十三nmos管源极共同连接至所述外部供电，所述第十四nmos管源极以及所述第十五nmos管源极共同连接至所述第五nmos管漏级，所述第十二nmos管漏级与所述第十五nmos管漏级相连，所述第十三nmos管漏级与所述第十四nmos管漏级相连。
14、进一步的，所述负偏置比较器包括第二pmos管、第三pmos管、第十六nmos管、第十七nmos管、第二电阻以及所述第三反相器；
15、所述第二pmos管源极连接至所述外部供电，所述第二pmos管栅极、所述第二pmos管漏级以及所述第三pmos管栅极均与所述第十六nmos管漏级相连，所述第三pmos管源极连接至所述外部供电，所述第三pmos管漏级以及所述第三反相器输入端均与所述第十七nmos管漏级相连，所述第十六nmos管栅极连接至所述第十三nmos管漏级，所述第十七nmos管栅极连接至所述第十五nmos管漏级，所述第十六nmos管源极以及所述第十七nmos管源极接地，所述第三反相器输出端与所述施密特触发器相连。
16、进一步的，所述负偏置比较器还包括第二电阻；
17、所述第二电阻的一端与所述第十六nmos管源极以及所述第十七nmos管源极相连，所述第二电阻的另一端接地。
18、进一步的，所述施密特触发器包括第四pm本文档来自技高网...
【技术保护点】
1.一种可实现误差消除的RC张弛振荡器电路，其特征在于，包括脉冲产生器，参考电压产生器，RC分段充放电支路，斩波电路，负偏置比较器和施密特触发器；
2.如权利要求1所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述脉冲产生器包括D触发器、第一缓冲器、第二缓冲器、第一反相器以及第二反相器；
3.如权利要求2所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述参考电压产生器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一电容、第二电容以及第三电容；
4.如权利要求1所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述第一电容、所述第二电容以及所述第三电容的容值相等。
5.如权利要求3所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述RC分段充放电支路包括第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第四电容、第五电容以及第一电阻；
6.如权利要求5所述的可实现误差消除的RC张弛振荡器电路，其
7.如权利要求6所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述斩波电路包括第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管；
8.如权利要求7所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述负偏置比较器包括第二PMOS管、第三PMOS管、第十六NMOS管、第十七NMOS管、第二电阻以及第三反相器；
9.如权利要求8所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述负偏置比较器还包括第二电阻；
10.如权利要求8所述的可实现误差消除的RC张弛振荡器电路，其特征在于，所述施密特触发器包括第四PMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第四反相器以及第五反相器；
...【技术特征摘要】
1.一种可实现误差消除的rc张弛振荡器电路，其特征在于，包括脉冲产生器，参考电压产生器，rc分段充放电支路，斩波电路，负偏置比较器和施密特触发器；
2.如权利要求1所述的可实现误差消除的rc张弛振荡器电路，其特征在于，所述脉冲产生器包括d触发器、第一缓冲器、第二缓冲器、第一反相器以及第二反相器；
3.如权利要求2所述的可实现误差消除的rc张弛振荡器电路，其特征在于，所述参考电压产生器包括第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第一电容、第二电容以及第三电容；
4.如权利要求1所述的可实现误差消除的rc张弛振荡器电路，其特征在于，所述第一电容、所述第二电容以及所述第三电容的容值相等。
5.如权利要求3所述的可实现误差消除的rc张弛振荡器电路，其特征在于，所述rc分段充放电支路包括第八nmos管、第九nmos管、第十nmos管、第十一nm...
【专利技术属性】
技术研发人员：杨世恒，潘宇，刘悦多，廖佳慧，刘佳欣，张红帅，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。