【技术实现步骤摘要】
本专利技术涉及一种应用于sar adc的通用多分段电容阵列及失调电压注入方法，属于模拟集成电路。
技术介绍
1、模数转换器(analog-to-digital converter，adc)能够实现模拟信号到数字信号的转换，设计性能优异的数据转换器成为了电路设计中的一个关键问题。adc将时间和幅度连续的模拟信号转换为对应的离散的数字信号，便于后续信息的处理、存储和传输，实现低功耗、高速、高精度的adc成为了当前设计的主要趋势。
2、adc具有不同的结构，包括：并行全闪(flash)型、流水(pipeline)型、逐次逼近(successive approximation register，sar)型等。在先进cmos工艺下，更低的晶体管本征增益和电源电压导致设计基于运放的模拟电路较为困难，实现代价较大；而逐次逼近型adc的结构简单，没有传统的模拟运放电路，而是采用开关、电容及比较器等模块。电容式saradc的核心单元为数模转换模块(dac)，采用分段电容，利用电荷分配原理实现电压的二进制搜索，但受限于工艺的影响，电容失配会使得sar adc的精度下降，因此要采用特定的校准方法对电容的失配进行校准，减小工艺对sar adc精度的影响。为此，提出本专利技术
技术实现思路
1、针对现有技术的不足，本专利技术提供一种应用于sar adc的通用多分段电容阵列，通过灵活选择分段电容阵列中的冗余电容进行失调注入，且能够设置注入量±δa的大小，从而对实际电路中存在的电容失配、寄生电容、温
2、本专利技术还提供上述应用于sar adc的通用多分段电容阵列及其失调电压注入方法。
3、本专利技术的技术方案如下：
4、一种应用于sar adc的通用多分段电容阵列，包括通用多分段电容阵列和比较器，比较器两个输入端分别连接有通用多分段电容阵列，两个通用多分段电容阵列结构相同，对称设置；
5、通用多分段电容阵列包括若干段子电容阵列，每段子电容阵列内并联设置有若干段采样电容，每段子电容阵列内并联设置有一个冗余电容，用于满足二进制搜索算法，相邻子电容阵列通过一个桥接电容连接，子电容阵列按低位到高位连接。
6、根据本专利技术优选的，每段子电容阵列中，采样电容大小按照2倍关系递增，即ci＝2i-1knc0，其中ci是指每段子电容阵列中第i个电容，c0为单位电容，第n段子电容阵列第一位电容容值为knc0，通过合理设置冗余电容的值，可以使得桥接电容和冗余电容为整数倍的单位电容c0，冗余电容的值也可以为0，方便后续在版图上实现并提高匹配精度，最高位子电容阵列中的采样电容连接有共模电压vcm。
7、根据本专利技术优选的，最高位子电容阵列中，冗余电容一侧连接比较器的差分输入端，另一侧通过单刀双掷开关连接0电位点gnd或模拟失调注入电压vδa，采样电容的一侧连接比较器的差分输入端，另一侧通过单刀三掷开关连接参考电压vref、0电位点gnd或差分输入vp/vn；
8、其余低电位子电容阵列中，冗余电容一侧通过单刀双掷开关连接0电位点gnd或模拟失调注入电压vδa，另一侧连接比较器的差分输入端，采样电容一侧通过单刀双掷开关连接参考电压vref或0电位点gnd，另一侧连接比较器的差分输入端。
9、如果用0或1表示冗余电容下极板连接gnd或注入电压vδa，那么可以通过不同的编码方式表示各个冗余电容是否注入电压，进而表示不同注入量±δa的大小。
10、根据本专利技术优选的，设置的注入电压值vδa是固定的，不同冗余电容注入电压后对比较器输入端的影响均为大小不同的固定值，由于非理想因素的存在，比较器输入端实际的电压值与理想值之间的差值即为所需δa的大小，根据所需δa的大小选择对应权重的冗余电容(或者不同的冗余电容组合方式)进行注入。
11、为方便后续版图设计与匹配，需将桥接电容容值设为单位电容的整数倍，通过桥接电容的计算公式，计算出应该引入的冗余电容大小，具体计算方法为：
12、桥接电容计算公式为
13、式中，cai为分段电容阵列的桥接电容，c(i-1)t为前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；cai-1为第i-1个桥接电容的值，si-1为第i-1段电容的位数，ki-1表示第i段电容阵列最低位电容c0i值相对于第i-1段单位电容c0i-1的倍数；
14、每一段的冗余电容为第一段电容阵列单位电容的任意正整数倍，即cdi＝qi c01，qi为任意正整数，cdi为第i分段电容阵列的冗余电容，qi从1开始取值计算；
15、通过设置qi-1的值可以改变冗余电容cdi-1的值，进而改变前i-1段电容的总容值c(i-1)t，因为冗余电容和低段电容均为单位电容的整数倍，所以串联等效的容值之和也为单位电容的整数倍，使c(i-1)t除以后为整数倍的单位电容，即又因为桥接电容计算公式为所以
16、因此，通过设置qi，即冗余电容cdi的值，使桥接电容为c0的整数倍。
17、上述应用于sar adc的通用多分段电容阵列及其失调电压注入方法，步骤如下：
18、步骤一，连接比较器输入端vcm的开关闭合，此时电路工作在复位状态，比较器两端的输入电压相等，比较器的输出为0；
19、步骤二，由于非理想因素的存在，比较器输入电压存在失调，导致两端输入电压大小不相等，以vp>vn为例，此时比较器的输出为1；
20、步骤三，比较器的输出结果连接到冗余电容开关控制模块；
21、步骤四，冗余电容开关控制模块通过0/1信号控制冗余电容开关连接gnd端或vδa端(即四位二进制数)，初始状态为0000，代表四个开关均连接gnd端；
22、步骤五，当每个clk上升沿到来时，若比较器的输出结果为0，冗余电容开关控制模块状态不变；若比较器的输出结果为1，则冗余电容开关控制模块输出+1(如0000变为0001，代表最低位冗余电容开关连接到vδa端，其余位冗余电容连接到gnd端)；
23、步骤六，当比较器输出为1时，随着一个个clk上升沿到来，冗余电容开关控制模块状态不断+1，注入电压值不断增大；
24、步骤七，当注入电压值增大到所需要的值时，比较器输出由1变为0，此后，clk上升沿到来时，冗余电容开关控制模块状态保持不变；
25、步骤八，当比较器输出为0并保持不变时，冗余电容开关控制模块状态也保持不变，即为所需，此时，完成了注入电压值的设置。
26、本专利技术的有益效果在于：
27、1.本专利技术可以输入不同的±δa，同时，利用每一段的冗余电容作为注入的电容，提供了更多的失调注入选择，从而能够适应不同的分段电容阵列，使得失调双注入的校准效率得到优化，可以用于后续的数字校准工作，而传统的失调双注入一次只能注入固定的失调电压±δa。这样可以应对不同工艺、环境变本文档来自技高网...
【技术保护点】
1.一种应用于SAR ADC的通用多分段电容阵列，其特征在于，包括通用多分段电容阵列和比较器，比较器两个输入端分别连接有通用多分段电容阵列，两个通用多分段电容阵列结构相同，对称设置；
2.如权利要求1所述的应用于SAR ADC的通用多分段电容阵列，其特征在于，每段子电容阵列中，采样电容大小按照2倍关系递增，即Ci＝2i-1KnC0，其中Ci是指每段子电容阵列中第i个电容，C0为单位电容，第n段子电容阵列第一位电容容值为KnC0，最高位子电容阵列中的采样电容连接有共模电压Vcm。
3.如权利要求2所述的应用于SAR ADC的通用多分段电容阵列，其特征在于，最高位子电容阵列中，冗余电容一侧连接比较器的差分输入端，另一侧通过单刀双掷开关连接0电位点GND或模拟失调注入电压VΔa，采样电容的一侧连接比较器的差分输入端，另一侧通过单刀三掷开关连接参考电压Vref、0电位点GND或差分输入Vp/Vn；
4.如权利要求3所述的应用于SAR ADC的通用多分段电容阵列，其特征在于，需要的注入电压值VΔa是固定的，不同冗余电容注入电压后对比较器输入端的影响均为大
5.如权利要求4所述的应用于SAR ADC的通用多分段电容阵列及其失调电压注入方法，其特征在于，步骤如下：
...【技术特征摘要】
1.一种应用于sar adc的通用多分段电容阵列，其特征在于，包括通用多分段电容阵列和比较器，比较器两个输入端分别连接有通用多分段电容阵列，两个通用多分段电容阵列结构相同，对称设置；
2.如权利要求1所述的应用于sar adc的通用多分段电容阵列，其特征在于，每段子电容阵列中，采样电容大小按照2倍关系递增，即ci＝2i-1knc0，其中ci是指每段子电容阵列中第i个电容，c0为单位电容，第n段子电容阵列第一位电容容值为knc0，最高位子电容阵列中的采样电容连接有共模电压vcm。
3.如权利要求2所述的应用于sar adc的通用多分段电容阵列，其特征在于，最高位子电容阵列中，冗余电容一侧连接比较器的差分输入端，另一侧通过单刀双掷开关连接0电位点gnd或模拟失调注入电...
【专利技术属性】
技术研发人员：曹超，胡轲，段玉婵，陈宏天，徐龙飞，于佳，郭海君，
申请(专利权)人：山东大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。