【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结(superjunction)器件。本专利技术还涉及一种沟槽栅超结器件的制造方法。
技术介绍
1、超结结构就是交替排列的n型柱和p型柱的结构。如果用超结结构来取代垂直双扩散mos晶体管(vertical double-diffused metal-oxide-semiconductor，vdmos)器件中的n型漂移区，在导通状态下提供导通通路(只有n型柱提供通路，p型柱不提供)，在截止状态下承受反偏电压(pn立柱共同承受)，就形成了超结金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)。超结mosfet能在反向击穿电压与传统的vdmos器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
2、一般的超结器件，都包含电荷流动区，过渡区和终端区域。电荷流动区由交替排列的p型柱和n型柱形成，或者为了在导通时得到更低的电阻值，都需要采用更高浓度的p-n柱结合更小的步进，p-n柱表示交替排列的p型柱和n型柱。但是在沟槽填充的p-n柱中，更小的步进就需要减小沟槽的宽度，过渡区比邻电荷流动区即电流流动区并将电荷流动区围绕，过渡区中包括一个宽度较大的p型区域，至少p型区域之上可以有一定厚度的介质膜，介质膜上可以有多晶硅和多晶硅上面的接触孔和金属，这个多晶硅和金属分别作为多晶硅场板和金属场板与正面金属层组成的栅极衬垫(gate pad)相连，并和电荷流动区的多
3、在现有技术上，n型外延是淀积在高浓度的n型半导体衬底上的，例如对于高于600v的超结器件，n型衬底的杂质浓度高于1e19cm-3,而n型外延的浓度都是在1e15cm-3～1e16cm-3，为了降低比导通电阻，芯片的n型外延杂质浓度不断提高，p-n柱的横向尺寸不断缩小即步进减小，同时采用沟槽栅的优势越来越高，因为采用沟槽栅一是可以增加沟道密度，降低比导通电阻，同时消除了平面栅的jfet区域，jfet区域在步进不断减小的情况下，平面栅在多晶栅之下的p型阱之间的n区域越来越小，jfet效应越来越严重，沟槽栅消除了jfet效应后有利于进一步降低比导通电阻。但是采用沟槽栅带来一个cgd大，特别是cgd的变化比较大的问题，cgd表示栅漏电容，因此沟槽栅的沟槽刻蚀工艺，控制难度很大，深度的变化会比较大，例如：深度4微米的沟槽，深度的变化可能达到+0.4微米～-0.4微米的范围，cgd会正比与栅极和n型柱的接触面积，沟槽栅的沟槽即栅极沟槽的这个变化使得器件的cgd的变化很大，影响器件开关特性的一致性。
4、如图1所示，是现有超结器件俯视图；一般的超结器件结构，都包含电流流动区、横向承受反向偏置电压的终端区和处于电流流动区和终端区之间的过渡区，终端区环绕于所述电流流动区的外周，图1中1区表示电流流动区，2区表示过渡区，3区表示终端区。
5、1区包括由交替排列的p型柱22和n型柱23组成的超结结构，图1中的p型柱22和n型柱23都呈条形结构。n型柱23于在超结器件导通时提供导通通路，p型柱22和n型柱23在超结器件反偏时互相耗尽共同承受反向偏压。
6、2区和3区位于超结器件的终端，共同作为表示超结器件的终端保护结构。在器件导通时所述2区和3区不提供电流，在反偏状态用于承担从1区外周单元的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。
7、2区中有至少一个p型环25，图1中为一个p型环25，该p型环25一般与1区的p型背栅即p型阱连接在一起；现有技术中，2区中一般有具有一定倾斜角的场板介质膜，在2区中还具有用于减缓表面电场急剧变化的场板24，场板24为多晶场板片或金属场板，以及p型柱22；2区中也可以不设置所述金属场板。
8、3区包括由交替排列的p型柱22和n型柱23组成的超结结构，图1中3区的p型柱22和n型柱23分别由1区中的p型柱22和n型柱23延伸扩展而成，交替排列方向相同。在其它结构中，3区的p型柱22和n型柱23也能首尾相连的环型结构。
9、3区中有金属场板，3区中也可以不设置所述金属场板；3区中可以有p型环25也可以没有，有p型环25时该处的p型环是不与电流流动区的p型背栅连接相连的(悬浮的)；在3区的最外端有终端截止环21，所述终端截止环21由n+注入区或n+注入区再加形成于其上的介质或介质加上金属构成。
10、如图2a所示，是现有沟槽栅超结器件的剖面示意图；如图2b所示，是现有沟槽栅超结器件的俯视图的局部放大图；现有沟槽栅超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间。图2a中，所述电流流动区为1区，所述过渡区为2区，所述终端区为3区,俯视面结构如图1所示。
11、在半导体衬底101上形成有外延层102，在外延层102中形成有由n型柱102a和p型柱103交替排列形成的超结结构。n型柱102a对应于图1中的n型柱23，p型柱103对应于图1中的p型柱22。
12、在1区、2区和3区中都形成有所述超结结构，在所述电流流动区的所述超结结构的顶部形成有多个呈并联结构的超结器件的器件单元结构。
13、各所述器件单元结构的沟槽栅由形成于栅极沟槽中栅介质层104和多晶硅栅105叠加而成。
14、所述栅极沟槽全部或部分位于所述n型柱102a中，所述栅介质层104形成于所述栅极沟槽的侧面，所述多晶硅栅105所述栅极沟槽完全填充。
15、各所述器件单元结构的沟道区由形成于所述超结结构表面p型阱区106组成，所述多晶硅栅105在纵向上穿过所述沟道区，被位于所述n型柱102a中的所述多晶硅栅105的侧面覆盖的所述沟道区表面用于形成导电沟道，所述导电沟道下方被所述多晶硅栅105侧面覆盖的所述n型柱102a的表面用于形成积累区。
16、当所述栅极沟槽全部位于所述n型柱102a中，所述多晶硅栅105的两个侧面都会覆盖对应的所述沟道区并形成所述导电沟道。
17、当所述栅极沟槽部分位于所述n型柱102a中时，所述栅极沟槽的一个侧面会位于所述n型柱102a中，另一个侧面则会位于p型柱103中，这样所述多晶硅栅105仅有一个侧面即位于所述n型柱102a中的侧面会覆盖对应的所述沟道区并形成所述导电沟道。
18、在所述沟道区的表面形成本文档来自技高网...
【技术保护点】
1.一种沟槽栅超结器件，其特征在于：超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；
2.如权利要求1所述的沟槽栅超结器件，其特征在于：所述第一介质层的刻蚀工艺为图形化刻蚀工艺，所述第一介质层的刻蚀工艺同时形成保护环介质层；所述保护环介质层覆盖至少部分所述终端区并延伸到所述过渡区中，所述保护环介质层的内侧面位于所述过渡区的上，且所述保护环介质层的内侧面将所述过渡区分为第一过渡区和第二过渡区，所述第一过渡区位于所述保护环介质层的内侧表面的内侧，所述第二过渡区位于所述保护环介质层的内侧表面的外侧。
3.如权利要求2所述的沟槽栅超结器件，其特征在于：所述保护环介质层也形成在栅极手指的形成区域和栅极衬垫的形成区域中。
4.如权利要求2所述的沟槽栅超结器件，其特征在于：所述第一介质层为氧化层。
5.如权利要求4所述的沟槽栅超结器件，其特征在于：所述第一介质层由热氧化层和CVD沉积氧化层叠加而成。
6.如权利要求2所述的沟槽栅超结器件，其特征在于：所述栅极导电材料层为多晶硅
7.如权利要求6所述的沟槽栅超结器件，其特征在于：所述多晶硅栅通过对第一多晶硅层进行全面回刻形成或者进行图形化刻蚀形成；
8.如权利要求7所述的沟槽栅超结器件，其特征在于：所述超结器件还包括由正面金属层图形化形成的源极和栅极，所述栅极包括栅极衬垫、栅极总线和栅极手指；
9.如权利要求7所述的沟槽栅超结器件，其特征在于：在沿所述栅极沟槽的俯视面的长度方向上，所述栅极沟槽还延伸到所述第一过渡区中以及所述栅极导电材料层还延伸到所述第二过渡区中并和所述第一多晶硅场板接触。
10.一种沟槽栅超结器件的制造方法，其特征在于：超结器件分为电流流动区、过渡区和终端区，中间区域为所述电流流动区，所述终端区环绕于所述电流流动区的外周，所述过渡区位于所述电流流动区和所述终端区之间；包括如下步骤：
11.如权利要求10所述的沟槽栅超结器件的制造方法，其特征在于：步骤32中，所述第一介质层的刻蚀工艺为图形化刻蚀工艺，所述第一介质层的刻蚀工艺同时形成保护环介质层；所述保护环介质层覆盖至少部分所述终端区并延伸到所述过渡区中，所述保护环介质层的内侧面位于所述过渡区的上，且所述保护环介质层的内侧面将所述过渡区分为第一过渡区和第二过渡区，所述第一过渡区位于所述保护环介质层的内侧表面的内侧，所述第二过渡区位于所述保护环介质层的内侧表面的外侧。
12.如权利要求11所述的沟槽栅超结器件的制造方法，其特征在于：所述保护环介质层也形成在栅极手指的形成区域和栅极衬垫的形成区域中。
13.如权利要求11所述的沟槽栅超结器件的制造方法，其特征在于：所述第一介质层为氧化层。
14.如权利要求13所述的沟槽栅超结器件的制造方法，其特征在于：所述第一介质层由热氧化层和CVD沉积氧化层叠加而成。
15.如权利要求11所述的沟槽栅超结器件的制造方法，其特征在于：步骤34中，所述栅极导电材料层为多晶硅栅。
16.如权利要求15所述的沟槽栅超结器件的制造方法，其特征在于：步骤34中，形成所述栅极导电材料层的分步骤包括：
17.如权利要求16所述的沟槽栅超结器件的制造方法，其特征在于：步骤五之后，还包括：形成层间膜，接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极，所述栅极包括栅极衬垫、栅极总线和栅极手指；
18.如权利要求16所述的沟槽栅超结器件的制造方法，其特征在于：在沿所述栅极沟槽的俯视面的长度方向上，所述栅极沟槽还延伸到所述第一过渡区中以及所述栅极导电材料层还延伸到所述第二过渡区中并和所述第一多晶硅场板接触。
19.如权利要求13所述的沟槽栅超结器件的制造方法，其特征在于：所述第一介质层的刻蚀工艺采用湿法刻蚀。
...【技术特征摘要】
1.一种沟槽栅超结器件，其特征在于：超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；
2.如权利要求1所述的沟槽栅超结器件，其特征在于：所述第一介质层的刻蚀工艺为图形化刻蚀工艺，所述第一介质层的刻蚀工艺同时形成保护环介质层；所述保护环介质层覆盖至少部分所述终端区并延伸到所述过渡区中，所述保护环介质层的内侧面位于所述过渡区的上，且所述保护环介质层的内侧面将所述过渡区分为第一过渡区和第二过渡区，所述第一过渡区位于所述保护环介质层的内侧表面的内侧，所述第二过渡区位于所述保护环介质层的内侧表面的外侧。
3.如权利要求2所述的沟槽栅超结器件，其特征在于：所述保护环介质层也形成在栅极手指的形成区域和栅极衬垫的形成区域中。
4.如权利要求2所述的沟槽栅超结器件，其特征在于：所述第一介质层为氧化层。
5.如权利要求4所述的沟槽栅超结器件，其特征在于：所述第一介质层由热氧化层和cvd沉积氧化层叠加而成。
6.如权利要求2所述的沟槽栅超结器件，其特征在于：所述栅极导电材料层为多晶硅栅。
7.如权利要求6所述的沟槽栅超结器件，其特征在于：所述多晶硅栅通过对第一多晶硅层进行全面回刻形成或者进行图形化刻蚀形成；
8.如权利要求7所述的沟槽栅超结器件，其特征在于：所述超结器件还包括由正面金属层图形化形成的源极和栅极，所述栅极包括栅极衬垫、栅极总线和栅极手指；
9.如权利要求7所述的沟槽栅超结器件，其特征在于：在沿所述栅极沟槽的俯视面的长度方向上，所述栅极沟槽还延伸到所述第一过渡区中以及所述栅极导电材料层还延伸到所述第二过渡区中并和所述第一多晶硅场板接触。
10.一种沟槽栅超结器件的制造方法，其特征在于：超结器件分为电流流动区、过渡区和终端区，中间区域为所述电流流动区，所述终端区环绕于所述电流流动区的外周，所述过渡区...
【专利技术属性】
技术研发人员：肖胜安，曾大杰，
申请(专利权)人：深圳尚阳通科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。