一种芯片低阻抗结构及其生产工艺制造技术

本发明专利技术涉及芯片制备技术领域，具体涉及一种芯片低阻抗结构及其生产工艺；包括IC基板、IC绝缘层、多个第一外连接点、RDL绝缘层、第二外连接点和低电阻RDL电镀金属层，每个第一外连接点和第二外连接点分别与低电阻RDL电镀金属层连接；生产工艺为：连接IC基板和IC绝缘层，并在IC绝缘层上设置第一外连接点；进行涂布保护层，使用曝光显影法投影设计导线；接着对曝光过的芯片进行蚀刻以及电镀处理，在芯片上层制作出新的导线；在保护层处进行蚀刻处理，得到蚀刻区域；在蚀刻区域处进行电镀处理，形成低电阻RDL电镀金属层；去除保护层，并设置RDL绝缘层；在RDL绝缘层处设置第二连接点；通过降低走线阻抗，以达到降低同讯号上所需棒线数量。

【技术实现步骤摘要】

本专利技术涉及芯片制备，尤其涉及一种芯片低阻抗结构及其生产工艺。

技术介绍

1、目前在芯片制备中，在更改芯片布局时，通常为在设计初将确切输出位置都先设计好，再交给制程厂制造芯片；由于部分特殊电路设计需求，例如降低导线电阻或导线会流通大电流等问题只能在设计初保留大面积的空间预留给导线使用，让导线可变宽使电阻下降或增加负载量，但上述做法对于后续要调整导线电阻会因为无多余空间等问题导致芯片布局设计图需重新修改，使其面积达到最高使用率，会增加大量设计工程时间，且在高阶芯片制程中每单位芯片面积价格较高，使用此方法也将增加面积导致芯片制造成本增加。

2、在功能较复杂或是单一功能较多的单颗ic中，其电路布局设计中，会有多个共同讯号输入或输出端或内部共享讯号，例vdd、gnd、clk等多单元共享讯号和单晶片内需跨区讯号，可选择在布局阶段增加芯片层数将线路整合在一起或跨区布线，但在上述方式中需要在先进制程中再上加一层金属层，会增加高阶制程芯片时的成本，因此更多会选择在布局阶段会有多个相同的连接点在芯片上，在后期打线时再进行整合，但进行打线的连接点需制程凸块才能打本文档来自技高网...

【技术保护点】

1.一种芯片低阻抗结构，其特征在于，

2.如权利要求1所述的芯片低阻抗结构，其特征在于，

3.如权利要求1所述的芯片低阻抗结构，其特征在于，

4.如权利要求3所述的芯片低阻抗结构，其特征在于，

5.一种芯片低阻抗结构生产工艺，制备如权利要求4所述的芯片低阻抗结构，其特征在于，包括如下步骤：

【技术特征摘要】

1.一种芯片低阻抗结构，其特征在于，

2.如权利要求1所述的芯片低阻抗结构，其特征在于，

3.如权利要求1所述的芯片低阻抗结构，其特征在于，

【专利技术属性】
技术研发人员：吴俊宽，林君豫，
申请(专利权)人：无锡市稳芯电子科技有限公司，
类型：发明
国别省市：