【技术实现步骤摘要】
本申请涉及半导体芯片设计，具体涉及一种用于芯片内部的敏感数据传输总线架构、控制逻辑电路及传输系统。
技术介绍
1、出于保护知识产权及防止黑客攻击等原因，现代半导体芯片的设计实现中通常集成一些较为敏感的数据(简称敏数)，譬如：严禁篡改但可公开的且用于标识芯片制造商身份信息的cuid(chipset unique identification，芯片唯一标识)数据；严禁篡改又需保密的且用于片内密码处理引擎开展工作的root-key(根密钥)数据；按需更新且需保密的且用于片内某些加密/解密处理引擎所需的输入激励类数据(包括但不限于：密钥、算法参数、输入分组)等等。
2、现有方案对这些具有敏感属性的片内数据的传输，即从相应的片内提供源(生成端，也可称为敏数源)传输到已知的片内接收地(即接收端，也可称为敏数端)的传输过程，往往没有进行特别的处理考量，容易在传输过程中造成这些数据的泄露、篡改等。
技术实现思路
1、有鉴于此，本说明书实施例提供适合于在半导体芯片内部、以较小的实施成本(譬如芯片...
【技术保护点】
1.一种敏感数据传输总线架构，其特征在于，应用于芯片内的敏数源和敏数端之间的敏感数据传输，所述敏感数据传输总线架构包括：
2.根据权利要求1所述的敏感数据传输总线架构，其特征在于，所述地址数据信号接口的位宽为可编程位宽；和/或，所述敏感数据信号接口的位宽为可编程位宽。
3.根据权利要求2所述的敏感数据传输总线架构，其特征在于，所述敏感数据信号接口的位宽不大于所有敏数源的单组敏感数据量的最小值，以便于对单组敏感数据量各不相同的多个敏数源统一地开展分发传输。
4.根据权利要求1所述的敏感数据传输总线架构，其特征在于，所述地址数据信号接口...
【技术特征摘要】
1.一种敏感数据传输总线架构，其特征在于，应用于芯片内的敏数源和敏数端之间的敏感数据传输，所述敏感数据传输总线架构包括：
2.根据权利要求1所述的敏感数据传输总线架构，其特征在于，所述地址数据信号接口的位宽为可编程位宽；和/或，所述敏感数据信号接口的位宽为可编程位宽。
3.根据权利要求2所述的敏感数据传输总线架构，其特征在于，所述敏感数据信号接口的位宽不大于所有敏数源的单组敏感数据量的最小值，以便于对单组敏感数据量各不相同的多个敏数源统一地开展分发传输。
4.根据权利要求1所述的敏感数据传输总线架构，其特征在于，所述地址数据信号接口传输的所述操作数据用于：所述目标敏数端在接收到所述传输写使能信号接口中自身对应的使能信号位有效时，根据接收到的所述操作数据中部分或全部数据进行检测后存储处理。
5.根据权利要求4所述的敏感数据传输总线架构，其特征在于，根据接收到的所述操作数据中部分或全部数据进行检测后存储处理，包括：
6.根据权利要求4所述的敏感数据传输总线架构，其特征在于，所述地址数据信号接口传输的所述寻址信号还用于：在所述分发操作的敏数源中，单个敏数源在一趟分发的整个传输过程中伴随提供位宽全长的且每次传输中依序变化的敏数端存储空间的寻址信号，以使目标敏数端基于所述传输写使能信号接口的有效位和所述依序变化的敏数端存储空间的寻址信号中的k位数据进行敏感数据的存储，k用于表示按预设存储粒度存储敏感数据时的分开存储次数，且k不大于n。
7.根据权利要求1所述的敏感数据传输总线架构，其特征在于，所述第一基准校验值和/或所述第二基准校验值为基于以下任意一种校验方式得到的校验值：奇偶校验、循环冗余码校验。
8.根据权利要求7所述的敏感数据传输总线架构，其特征在于，所述第一基准校验值和/或所述第二基准校验值在敏数源向所述敏感数据信号接口输入数据时生成。
9.根据权利要求1-8中任意一项所述的敏感数据传输总线架构，其特征在于，所述敏感数据传输总线架构还包括监测接口，其中所述监测接口用于生成异常指示信号，以使目标敏数端能基于所述异常指示信号的置起与否及预定义的响应机制自行判断是接收还是屏蔽当前分发传输。
10.一种敏感数据传输控制逻辑电路，其特征在于，设置于芯片内，且位于...
【专利技术属性】
技术研发人员：邓峰，潘武聪，
申请(专利权)人：上海国微芯芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。