【技术实现步骤摘要】
本申请涉及非易失性存储，具体涉及一种非易失性存储控制及校准方法、装置、设备、存储介质。
技术介绍
1、非易失性存储(nvm，即non-volatile memory)在集成电路设计、集成领域广泛应用。通常非易失性存储的概念范围较大，nand/nor flash(闪存)、mtp(multiple-timeprogrammable，多次编程)都属于nvm(non-volatile memory，非易失性存储)范畴。非易失性存储(nvm)特点是存储的数据不会因为电源关闭而消失，常常应用于操作系统和应用程序的存储等场合。
2、因非易失性存储自身特性以及所处工作环境等影响，实际应用中需要正确、可靠地对非易失性存储执行一些操作，而对非易失性存储操作的正确性和可靠性，依赖于两个重要因素：其一，满足真值表和时序两方面的控制要求；其二，满足校准地址和校准数据关联性要求。但是，现有方案很难兼顾上述两个重要因素，造成对非易失性存储操作的正确性、可靠性等很难保证。
技术实现思路
1、有鉴于此，本申请提...
【技术保护点】
1.一种非易失性存储控制方法，其特征在于，包括：
2.根据权利要求1所述的非易失性存储控制方法，其特征在于，各任务通道为以下任意一种缓存结构：FIFO，block ram堆叠+block ram读写块地址管理。
3.根据权利要求2所述的非易失性存储控制方法，其特征在于，所述非易失性存储控制方法还包括：实时获取各任务通道对所述数据包的缓冲状态：空、满、快空、快满；
4.根据权利要求3所述的非易失性存储控制方法，其特征在于，所述数据包缓存到对应任务通道的方式包括：单任务独立模式或者多任务并发模式，其中所述单任务独立模式为在通道阵列中的各...
【技术特征摘要】
1.一种非易失性存储控制方法，其特征在于，包括：
2.根据权利要求1所述的非易失性存储控制方法，其特征在于，各任务通道为以下任意一种缓存结构：fifo，block ram堆叠+block ram读写块地址管理。
3.根据权利要求2所述的非易失性存储控制方法，其特征在于，所述非易失性存储控制方法还包括：实时获取各任务通道对所述数据包的缓冲状态：空、满、快空、快满；
4.根据权利要求3所述的非易失性存储控制方法，其特征在于，所述数据包缓存到对应任务通道的方式包括：单任务独立模式或者多任务并发模式，其中所述单任务独立模式为在通道阵列中的各任务通道中，当所有任务通道均无数据包时，所述数据包缓存到对应任务通道；所述多任务并发模式为在通道阵列中的各任务通道中，无论各任务通道有无数据包，所述数据包缓存到不存在上溢的对应任务通道。
5.根据权利要求1-4中任意一项所述的非易失性存储控制方法，其特征在于，当根据所述字段数据中的目标操作码确定出所述原子任务为对通道阵列进行全局配置任务时，所述非易失性存储控制方法还包括：配置所述任务数据中的操作码与所述通道阵列中的各任务通道的对应关系，并根据所述任务数据中的优先级配置所述通道阵列中的各任务通道对应的调度优先级，其中所述任务数据包括以下至少一种数据：擦除操作码、编程操作码、读访问操作码、校准操作码、优先级。
6.根据权利要求5所述的非易失性存储控制方法，其特征在于，在完成全局配置任务后，根据已配置的调度优先级依次从对应任务通道中获取已缓存在对应任务通道中的所述数据包。
7.一种非易失性存储校准方法，其特征在于，包括：
8.根据权利要求7所述的非易失性存储校准方法，其特征在于，所述非易失性存储校准方法还包括：完成当前的校准任务时，监视校准任务通道是否非空；若校准任务通道为空，则结束本次校准任务，并将暂停的下一个原子操作重启；若校准任务通道非空，则继续执行下一次校准任务。
9.根据权利要求7-8中任意一项所述的非易失性存储校准方法，其特征在于，所述非易失性存储校准方法还包括：将原子操作的启动信号转换成输出事件或者输出中断，以通过事件或中断方式进行状态反馈。
10.一种非易失性存储控制装置，其特征在于，包括：对端通用接口适配模块、下行通道解析模块、通道阵列、任务调度处理引擎和非易失性存储接口适配模块；
11.根据权利要求10所述的非易失性存储控制装置，其特征在于，下行通道解析模块在解析并提取所述数据包中的各所述字段数据前，...
【专利技术属性】
技术研发人员：潘武聪，邓峰，
申请(专利权)人：上海国微芯芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。