速率匹配方法及装置制造方法及图纸

本发明专利技术实施例提供一种速率匹配方法及装置，方法包括：接收输入的第一子块、第二子块和第三子块的比特数据，向各个子块中的比特数据插入哑元数据，组成各个子块的待缓存的矩阵的偶数行和奇数行，将偶数行和奇数行的比特数据存储到各个子块的偶数行缓存器和奇数行缓存器中；将各个子块的偶数行缓存器中的偶数行比特数据和奇数行缓存器中的奇数行比特数据输入到第二缓存器中，将偶数行比特数据和奇数行比特数据组成矩阵；控制第二缓存器将指定地址的数据发送；对第二缓存器发送的数据进行选择，删除选择出的数据中的哑元数据，获得有效输出数据。本发明专利技术实施例提供了一种速率匹配的具体实现方式，并行速率高，延时小。

【技术实现步骤摘要】

【技术保护点】
一种速率匹配方法，其特征在于，包括：接收输入的第一子块、第二子块和第三子块的比特数据，向各个子块中的比特数据插入哑元数据，分别组成各个子块的待缓存的矩阵的偶数行和奇数行，将偶数行和奇数行的比特数据分别存储到各个子块的偶数行缓存器和奇数行缓存器中；将各个子块的偶数行缓存器中的偶数行比特数据和奇数行缓存器中的奇数行比特数据输入到各个子块对应的第二缓存器中，并分别将各个子块的偶数行比特数据和奇数行比特数据组成Ｒ↓［ｓｕｂｂｌｏｃｋ］↑［ＴＣ］行Ｖ↓［ｓｕｂｂｌｏｃｋ］↑［ＴＣ］列的矩阵；获取各个子块的数据的指定地址，并将所述指定地址发送给各个子块对应的第二缓存器，使得各个子块对应的第二缓存器将所述指...

【技术特征摘要】

【专利技术属性】
技术研发人员：马鑫，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]