一种面向存算一体芯片的高效编程和校验方法技术

本发明专利技术公开一种面向存算一体芯片的高效编程和校验方法，属于存算一体领域。首先，上电完成后进行整个阵列的快速初始化工作，初始化完成后，阵列所有位置均为0值权重；其次，全阵列初始化完成后对整个阵列的0值权重进行校验；接着，采取逐行逐个编程的方式，直接在存算一体芯片上对FLASH阵列进行编程；然后，当其位置是有效区时，首先做权重值数目相等的连续主编程，然后进行校验；最后，根据主校验的值确定校验值与实际权重的差距，然后做差值相等的少量从编程，接着做从校验一次，若校验值满足目标区间则编程成功，不满足则重复此步骤。本发明专利技术能极大地缩减了整个阵列权重的编程时间和校验时间。

【技术实现步骤摘要】

本专利技术涉及存算一体，特别涉及一种面向存算一体芯片的高效编程和校验方法。

技术介绍

1、现有的深层次神经网络权重数量多，计算量巨大，同时还需要长时间访问外部存储来完成矩阵乘法和加法，传统计算架构的存储墙和功耗墙限制了功耗的优化。

2、存算一体架构能够实现集计算和存储一体，以极低的功耗完成大量的矩阵乘累加，这已经成为最优前景的架构之一。然而现阶段存算一体器件普遍存在编程难度大，编程速度慢的缺点。比如，专利cn111208865a公开了一种光电计算单元、存算一体芯片及光电计算方法，存算一体芯片可以通过光输入的方式进行编程，其特点在于从最大值向小的方向编程，前期编程速度快，但是后期编程速度慢，编程到0值难度较大。另外已有文献报道(wanw,kubendran r,schaefer c,et al.a compute-in-memory chip based on resistiverandom-access memory[j].nature,2022,608(7923):504-512.)使用到增量脉冲写入验证技术，可以灵活调整器件编程的精度，但其本文档来自技高网...

【技术保护点】

1.一种面向存算一体芯片的高效编程和校验方法，其特征在于，包括如下步骤：

2.如权利要求1所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤2初始化校验成功后，进入下一步骤；否则返回上一步骤。

3.如权利要求2所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤3中，当某行出现连续(m*n-2)个0值权重时，认为该行进入无效数值区，跳过该行编程进行下一行编程，直到编程整个FLASH阵列，其中m为卷积核大小，n为卷积核的个数。

4.如权利要求3所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤4中仅校验一次，若校验...

【技术特征摘要】

1.一种面向存算一体芯片的高效编程和校验方法，其特征在于，包括如下步骤：

2.如权利要求1所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤2初始化校验成功后，进入下一步骤；否则返回上一步骤。

3.如权利要求2所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤3中，当某行出现连续(m*n-2)个0值权重时，认为该行进入无效数值区，跳过该行编程进行下一行编程，直到编程整个flash阵列，其中m为卷积核大小，n为卷积核的个数。

4.如权利要求3所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤4中仅校验一次，若校验值满足目标区间则编程成功，若校验值不满足则进入从编程与校验。

5.如权利要求4所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述权重值是正数时，校验值大于等于权重值即停止校验，当权重值为负数时，校验值小于等于权重值即停止校验即停止检验。

6.如权利要求1所述的面向存算一体芯片的高效编程和校验方法，其特征在于，所述步骤1全阵列初始化为flash阵列的全局擦除操作，初始值通过偏置转换...

【专利技术属性】
技术研发人员：田青，魏敬和，刘国柱，鞠虎，高营，韩玉洁，周颖，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：