【技术实现步骤摘要】
本专利技术属于锁存器电路，尤其涉及一种改进型rs锁存器。
技术介绍
1、高能物理是验证和扩展高能物理理论的有效方法。在高能物理实验中，通过探测器检测粒子碰撞后产生的次级粒子以验证和完善高能物理标准模型，碰撞后产生的次级粒子经过电路处理，转化为数字信号进行保持并被后级电路读取，其简化结构框图如图1所示。因探测器整体要求低功耗，reset-set(rs)锁存器前级电路采用动态比较器strong armlatch以减少静态功耗，动态比较器strong arm latch结合时钟信号clk，对输入电压vin1和vin2进行比较，一端输出高电平1，另一端输出低电平0。rs锁存器对输出的信号进行锁存，并将信号传输至后级读出电路，因此rs锁存器的输出状态直接影响实验结果。
2、rs锁存器基本结构如图2所示，由两个与非门nand1和nand2组成，按正反馈方式闭合而成，其输入端分别有s为1、r为1，s为0、r为1，s为1、r为0，s为0、r为0四种工作状态，但因前级为strong arm latch动态比较器，在clk未开启时，处于预充电阶段，此时最终输出状态s和r均为高电平1。在clk开启时，输入端vin1与vin2进行比较，输出端必定一端为0、另一端为1，不存在输出端都为0的状态。因此，本专利技术只讨论rs锁存器s为1、r为1，s为0、r为1，s为1、r为0三种工作状态。
3、现假设rs锁存器具有现态qn，输入信号r、s进行变化，其真值表见表1。
4、表1
5、
6、
8、在假设具有现态qn时，rs锁存器可进行正常工作，但在实际电路应用中，rs锁存器初始状态由前级决定，结合前级电路strong arm latch，rs锁存器在strong arm latch预充电阶段时，会存在一个电压区间使得rs锁存器中所有mos管导通，使电路一边充电一边放电，且由于该阶段时间非常短，在预充电完毕s为1、r为1时，将输出端q和q-保持为中间态，在动态比较器strong arm latch未工作前，将保持中间态，对后续读出产生影响。因此消除rs锁存器的初始不定状态是解决rs锁存器输出状态对后级电路影响的重要考虑。
技术实现思路
1、本专利技术就是针对上述问题，提供一种可消除初始不定状态的改进型rs锁存器。
2、为实现上述目的，本专利技术采用如下技术方案，本专利技术包括nmos管m0、nmos管m1、pmos管m2、pmos管m3、nmos管m4、nmos管m5、pmos管m6、pmos管m7和pmos管m8，其特征在于nmos管m0栅极连接输入端s，nmos管m0源极连接电源端dvdd，nmos管m0漏极连接输出端q；
3、nmos管m1栅极连接输出端q-，nmos管m1源极连接电源端dvdd，nmos管m1漏极连接输出端q；
4、pmos管m2栅极连接输入端s，pmos管m2源极连接pmos管m3漏极，pmos管m2漏极连接输出端q；
5、pmos管m3栅极连接输出端q-，pmos管m3源极连接地dvss，pmos管m3漏极连接pmos管m2源极；
6、nmos管m4栅极连接输出端q，nmos管m4源极连接电源端dvdd，nmos管m4漏极连接输出端q-；
7、nmos管m5栅极连接输入端r，nmos管m5源极连接电源端dvdd，nmos管m5漏极连接输出端q-；
8、pmos管m6栅极连接输出端q，pmos管m6源极连接pmos管m7漏极，pmos管m6漏极连接输出端q-；
9、pmos管m7栅极连接输入端r，pmos管m7源极连接地dvss，pmos管m7漏极连接pmos管m6源极；
10、pmos管m8栅极连接输出端q-，pmos管m8源极连接地dvss，pmos管m8漏极连接输出端q。
11、作为一种优选方案，本专利技术当输入信号s为1、r为0时，nmos管m5导通，q-输出状态为1，反馈到pmos管m3栅极，使pmos管m2、m3、m8导通，使q状态保持为0，q-保持为1；
12、当输入信号s为0、r为1时，nmos管m0导通，q输出状态为1，nmos管m4、m5截止，pmos管m6、m7导通，q-输出状态为0，反馈到pmos管m3栅极，使pmos管m3截止，使q状态保持为1，q-状态为0；
13、在预充电阶段，若q输出为中间态，则通过pmos管m8使放电速度快于充电速度，最终使rs锁存器达到s为1、r为1时，q状态输出为0。
14、本专利技术有益效果。
15、如图3所示，传统rs锁存器nand1包括nmos管m0、nmos管m1、pmos管m2和pmos管m3，传统rs锁存器nand2包括nmos管m4、nmos管m5、pmos管m6和pmos管m7。
16、本专利技术对传统rs锁存器nand1进行结构改进，在nand1内增加一个pmos管m8(见图4)，pmos管m8栅极连接至输出端q-，pmos管m8漏极连接至输出端q，pmos管m8源极连接至地。与传统rs锁存器相比，在输入r＝1、s＝1条件下，本专利技术改进型rs锁存器输出q初始状态从不定态转为确定状态0。因此，本专利技术改进型rs锁存器消除了传统rs锁存器在输入r＝1、s＝1条件下的输出初值不定的状态，且该改进并不影响rs锁存器其它工作状态，同时整体仅增加一个mos管，增加的片上面积可忽略不计。
本文档来自技高网...【技术保护点】
1.一种改进型RS锁存器,包括NMOS管M0、NMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8，其特征在于NMOS管M0栅极连接输入端S，NMOS管M0源极连接电源端DVDD，NMOS管M0漏极连接输出端Q；
2.根据权利要求1所述一种改进型RS锁存器，其特征在于当输入信号S为1、R为0时，NMOS管M5导通，Q-输出状态为1，反馈到PMOS管M3栅极，使PMOS管M2、M3、M8导通，使Q状态保持为0，Q-保持为1；
【技术特征摘要】
1.一种改进型rs锁存器,包括nmos管m0、nmos管m1、pmos管m2、pmos管m3、nmos管m4、nmos管m5、pmos管m6、pmos管m7和pmos管m8，其特征在于nmos管m0栅极连接输入端s，nmos管m0源极连接电源端dvdd，n...
【专利技术属性】
技术研发人员：施展，李雪康，周扬，闫国强，冯冲，刘忠富，
申请(专利权)人：大连民族大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。