【技术实现步骤摘要】
本技术属于fpga信号处理，具体涉及一种基于fpga的通用信号处理电路。
技术介绍
1、fpga(field programmable gate array)是在pal(可编程阵列逻辑)、gal(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、现有的fpga在实际应用中没有配套通用的相关信号处理电路，从而使得每次在运用到具体领域时，均需重新设置，这无疑是低效率和增加成本。
3、因此，针对上述问题，予以进一步改进。
技术实现思路
1、本技术的主要目的在于提供一种基于fpga的通用信号处理电路，其通过时钟产生模块、dsp模块、flash模块、eeprom模块、光纤接口模块和以太网收发器模块在fpga模块对应的功能区域进行通用设置，从而在后期使用过程中具有效率高、成本低和实用性高等优点。
2、为达到以上目的，本技术提供一种基于fpga的通用信号处理电路，包括fpga模块、时钟产生模块(用于产生时钟信号)、dsp模块(用于数字信号处理)、光纤接口模块和以太网收发器模块，所述时钟产生模块、所述dsp模块和所述光纤接口模块分别与所述fpga模块电性连接并，其中：
3、所述pfga模块包括芯片n2l、芯片n2m、芯片n2n和芯片n2o(上述4个芯片实际为一个整体芯片)；
4、所述时钟产生模块包括时钟
5、所述dsp模块包括芯片n22i，所述芯片n22i的aj12端通过电容c267与所述芯片n2l的y2端电性连接并且所述芯片n22i的aj11端通过电容c269与所述芯片n2l的y1端电性连接，所述芯片n22i的ah11端通过电容c271与所述芯片n2l的v2端电性连接并且所述芯片n22i的ah10端通过电容c272与所述芯片n2l的v1端电性连接，所述芯片n22i的ah13端通过电容c273与所述芯片n2l的u4端电性连接并且所述芯片n22i的ah14端通过电容c274与所述芯片n2l的u3端电性连接，所述芯片n22i的aj14端通过电容c275与所述芯片n2l的t2端电性连接并且所述芯片n22i的aj15端通过电容c276与所述芯片n2l的t1端电性连接；所述芯片n22i的af11端通过电容c46与所述芯片n2l的aa4端电性连接并且所述芯片n22i的af10端通过电容c48与所述芯片n2l的aa3端电性连接，所述芯片n22i的ag12端通过电容c50与所述芯片n2l的y6端电性连接并且所述芯片n22i的ag11端通过电容c52与所述芯片n2l的y5端电性连接，所述芯片n22i的ag14端通过电容c54与所述芯片n2l的w4端电性连接并且所述芯片n22i的ag15端通过电容c56与所述芯片n2l的w3端电性连接，所述芯片n22i的af13端通过电容c62与所述芯片n2l的r8端电性连接并且所述芯片n22i的af14端通过电容c64与所述芯片n2l的r7端电性连接；
6、所述光纤接口模块包括连接器n3，所述连接器n3的1管脚通过电阻r38与所述芯片n2n的k2端电性连接并且所述连接器n3的2管脚接地，所述连接器n3的3管脚通过电阻r39与所述芯片n2n的k1端电性连接并且所述连接器n3的4管脚与第一电源端连接，所述连接器n3的5管脚与所述芯片n2m的p2端电性连接并且所述连接器n3的6管脚与所述芯片n2m的p1端电性连接，所述连接器n3的7管脚通过电阻r40与所述芯片n2n的k6端电性连接并且所述连接器n3的8管脚与第二电源端连接，所述连接器n3的10管脚接地；
7、所述以太网收发器模块包括收发器n48，所述收发器n48的l3端与所述所述芯片n22i的h26端电性连接，所述收发器n48的m1端与所述芯片n22i的g26端电性连接。
8、作为上述技术方案的进一步优选的技术方案，基于fpga的信号处理电路还包括flash模块，所述flash模块包括存储器n26，所述dsp模块还包括芯片n22h，其中：
9、所述存储器n26的7管脚通过电阻152与所述芯片n22h的ag1电性连接，所述存储器n26的8管脚通过电阻162与所述芯片n22h的ad2电性连接，所述存储器n26的16管脚通过电阻153与所述芯片n22h的ae1电性连接，所述存储器n26的15管脚通过电阻154与所述芯片n22h的ab1电性连接。
10、作为上述技术方案的进一步优选的技术方案，基于fpga的信号处理电路还包括eeprom模块，所述eeprom模块包括存储器n27，其中：
11、所述存储器n27的6管脚与所述芯片n22h的ad3管脚电性连接，所述存储器n27的5管脚与所述芯片n22h的ac4管脚电性连接。
12、作为上述技术方案的进一步优选的技术方案，所述光纤接口模块还包括电源转换电路，所述电源转换电路包括电感l1和电感l2，其中：
13、所述电感l1的第一端与电源输入端电性连接并且所述电感l1的第二端输出第一电源端，所述电感l1的第一端通过电容c66接地并且所述电感l1的第二端分别通过电容c67接地和电容c68接地；
14、所述电感l2的第一端与电源输入端电性连接并且所述电感l2的第二端输出第二电源端，所述电感l2的第一端通过电容c69接地并且所述电感l2的第二端分别通过电容c70接地和电容c71接地。
15、作为上述技术方案的进一步优选的技术方案，所述dsp模块还包括转换器n36，其中：
16、所述转换器n36的3管脚与所述芯片n22i的h26端电性连接并且所述转换器n36的4管脚与所述芯片n22i的g26端电性连接；
17、所述转换器n36的6管脚与所述收发器n48的l3端电性连接并且所述转换器n36的4管脚与所述收发器n48的m1端电性连接。
本文档来自技高网...【技术保护点】
1.一种基于FPGA的通用信号处理电路，其特征在于，包括FPGA模块、时钟产生模块、DSP模块、光纤接口模块和以太网收发器模块，所述时钟产生模块、所述DSP模块和所述光纤接口模块分别与所述FPGA模块电性连接，其中：
2.根据权利要求1所述的一种基于FPGA的通用信号处理电路，其特征在于，基于FPGA的信号处理电路还包括FLASH模块，所述FLASH模块包括存储器N26，所述DSP模块还包括芯片N22H，其中：
3.根据权利要求2所述的一种基于FPGA的通用信号处理电路，其特征在于，基于FPGA的信号处理电路还包括EEPROM模块，所述EEPROM模块包括存储器N27，其中：
4.根据权利要求3所述的一种基于FPGA的通用信号处理电路，其特征在于，所述光纤接口模块还包括电源转换电路，所述电源转换电路包括电感L1和电感L2，其中：
5.根据权利要求4所述的一种基于FPGA的通用信号处理电路，其特征在于，所述DSP模块还包括转换器N36，其中：
【技术特征摘要】
1.一种基于fpga的通用信号处理电路，其特征在于，包括fpga模块、时钟产生模块、dsp模块、光纤接口模块和以太网收发器模块，所述时钟产生模块、所述dsp模块和所述光纤接口模块分别与所述fpga模块电性连接，其中：
2.根据权利要求1所述的一种基于fpga的通用信号处理电路，其特征在于，基于fpga的信号处理电路还包括flash模块，所述flash模块包括存储器n26，所述dsp模块还包括芯片n22h，其中：
3.根据权...
【专利技术属性】
技术研发人员：张峻涛，王文勇，邵乐天，
申请(专利权)人：浙江天泓波控电子科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。