【技术实现步骤摘要】
本技术属于半导体，具体涉及一种改善fom性能的sj mosfet器件。
技术介绍
1、超结型mosfet(sjmosfet)器件的基本结构主要包括若干p柱和n柱，其部分结构如图1所示，包括外延层(例如n-epi)101、外延层101上交错排布的p柱(p pillar)1021和n柱(n pillar)1022、栅极多晶硅(gate poly)103、栅极氧化物介质层(gox)104、介质隔离层(ild)105、体区(例如p-body)106、源区(例如n+)107、金属层(metal)108等部分。
2、上述结构的器件，处于阻断状态时，超结结构中的p柱和n柱完全耗尽，在漂移区横向电场的调制下，器件的纵向电场趋于均匀分布，维持了较高的耐压。理论上超结结构的耐压能力仅依赖于漂移区的厚度，而与掺杂浓度无关，因此超结结构打破了传统功率器件导通电阻受击穿电压限制的“硅极限”，使导通电阻与击穿电压达到近似线性的关系，显著提高了器件性能。因此，超结型mosfet器件具有较低的导通电阻和较快的开关速度，所以已经广泛用于太阳能、风力发电、服务器和通信电源系统、医疗和工业控制、电源开关等领域，是大功率电力电子行业应用的关键器件。
3、另外，fom(figure of merit)是衡量功率器件设计优劣的重要标准，计算公式为rdson*qg，fom越小表明器件的性能越佳。因此，希望能进一步改善sj mosfet器件的fom性能。
技术实现思路
1、本技术针对现有的sj mosfe
2、为了解决前述技术问题，本技术的一方面提供一种改善fom性能的sj mosfet器件，包括外延层和柱区，还包括至少一沟槽，所述沟槽位于所述外延层上，所述沟槽内下部设置有所述柱区；
3、所述沟槽内还具有：
4、一栅极多晶硅，所述栅极多晶硅位于所述沟槽内上部；
5、一隔离氧化物层，所述隔离氧化物层位于所述栅极多晶硅和所述柱区之间，由所述隔离氧化物层将所述栅极多晶硅和所述柱区隔开；
6、一栅极氧化物介质层，所述栅极氧化物介质层位于所述栅极多晶硅与所述沟槽之间，由所述栅极氧化物介质层将所述栅极多晶硅和所述沟槽隔开，所述栅极氧化物介质层的底部连接所述隔离氧化物层。
7、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述沟槽中心深度：所述柱区的厚度为100：90-100：105，优选为100：95-100：100，更优选为100：97.5。
8、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述沟槽中心深度：所述栅极多晶硅的厚度为100：1-100：4，优选为100：2-100：3，更优选为100：2.5。
9、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述外延层中具有：
10、一注入区，所述注入区位于所述沟槽外，所述注入区至少包围所述沟槽的底部。
11、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述注入区包围所述柱区的下部及底部。
12、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述注入区的底部到所述沟槽中心底部的距离为60nm-140nm，优选为80nm-120nm，更优选为100nm。
13、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述改善fom性能的sjmosfet器件还包括：
14、一体区，所述体区位于所述外延层上方；
15、一源区，所述源区位于所述体区上方；
16、一介质隔离层，所述介质隔离层位于所述源区上方；
17、一金属层，所述金属层位于所述介质隔离层上方，所述金属层与所述源区之间由所述介质隔离层隔开；
18、一连接孔，所述连接孔上端连接所述金属层，所述连接孔下端贯穿所述介质隔离层以及源区并和所述体区连接；
19、所述沟槽从上往下依次贯穿所述源区和所述体区并延伸入于所述外延层。
20、可选地，在如前所述的改善fom性能的sj mosfet器件中，所述外延层、所述栅极多晶硅、所述源区均采用第一掺杂类型，所述源区的离子掺杂浓度小于所述栅极多晶硅的离子掺杂浓度；
21、所述柱区、所述注入区、所述体区均采用第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反。
22、可选地，所述柱区、所述注入区、所述体区的离子掺杂浓度不同。
23、可选地，所述柱区采用p柱，所述p柱两侧分别为n柱，所述p柱和所述n柱交替存在。
24、可选地，所述n柱的上方连接所述体区，所述n柱的下方连接所述外延层。
25、本技术的积极进步效果在于：
26、1、本技术通过增设器件沟道结构，将柱区和栅极多晶硅设置在沟道内，这种设计，可以降低导通电阻(rdson)，进而降低fom，进而提高sj mosfet器件的性能。
27、2、本技术通过在沟槽外增设注入区的方式，来降低等效电容中的介电常数ε，从而降低crss，即降低了栅电荷量(qg)，最终降低器件的开关损耗，进一步提高了sjmosfet器件的性能。
本文档来自技高网...【技术保护点】
1.一种改善FOM性能的SJ MOSFET器件，所述改善FOM性能的SJ MOSFET器件包括外延层和柱区，其特征在于，所述改善FOM性能的SJ MOSFET器件还包括至少一沟槽，所述沟槽位于所述外延层上，所述沟槽内下部设置有所述柱区；
2.如权利要求1所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：90-100：99。
3.如权利要求2所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：95-100：98。
4.如权利要求3所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：97.5。
5.如权利要求1所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述沟槽中心深度：所述栅极多晶硅的厚度为100：1-100：4。
6.如权利要求5所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述沟槽中心深度：所述栅极多晶硅的厚度为100：2-100：3。
8.如权利要求1至7中任意一项所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述外延层中具有：
9.如权利要求8所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述注入区包围所述柱区的下部及底部。
10.如权利要求8所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述注入区的底部到所述沟槽中心底部的距离为60nm-140nm。
11.如权利要求10所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述注入区的底部到所述沟槽中心底部的距离为80nm-120nm。
12.如权利要求11所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述注入区的底部到所述沟槽中心底部的距离为100nm。
13.如权利要求8所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述改善FOM性能的SJ MOSFET器件还包括：
14.如权利要求13所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述外延层、所述栅极多晶硅、所述源区均采用第一掺杂类型，所述源区的离子掺杂浓度小于所述栅极多晶硅的离子掺杂浓度；
15.如权利要求13所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述柱区采用P柱，所述P柱的两侧分别为N柱，所述N柱和所述P柱交替存在。
16.如权利要求15所述的改善FOM性能的SJ MOSFET器件，其特征在于，所述N柱的上方连接所述体区，所述N柱的下方连接所述外延层。
...【技术特征摘要】
1.一种改善fom性能的sj mosfet器件，所述改善fom性能的sj mosfet器件包括外延层和柱区，其特征在于，所述改善fom性能的sj mosfet器件还包括至少一沟槽，所述沟槽位于所述外延层上，所述沟槽内下部设置有所述柱区；
2.如权利要求1所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：90-100：99。
3.如权利要求2所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：95-100：98。
4.如权利要求3所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述柱区的厚度为100：97.5。
5.如权利要求1所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述栅极多晶硅的厚度为100：1-100：4。
6.如权利要求5所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述栅极多晶硅的厚度为100：2-100：3。
7.如权利要求6所述的改善fom性能的sj mosfet器件，其特征在于，所述沟槽中心深度：所述栅极多晶硅的厚度为100：2.5。
8.如权利要求1至7中任意一项所述的改善fom性能的sj mosfet器件，其特征在于，所述外延层中具有...
【专利技术属性】
技术研发人员：覃源，高盼盼，
申请(专利权)人：合肥矽普半导体科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。