【技术实现步骤摘要】
本专利技术属于时间间隔信号产生领域，具体涉及一种基于串行解串器(serializer/deserializer，serdes)的高分辨率数字时间转换器(digital-to-time converter，dtc)实现装置。
技术介绍
1、时间间隔信号又称为时间信号，表示两个时刻之间的相对延时。dtc作为一种时间间隔信号产生装置，被广泛应用于遥感定位以及电子测量等领域的时域测试系统中，用于将数字输入转换为模拟时间，根据时间参数，产生具有相对延时的时间间隔信号。
2、目前，dtc的实现方法可分为两大类，其一类为利用专用集成电路(asic)的实现方法，这类实现方法存在硬件结构固定、灵活性不足、成本高等问题。另一类为基于现场可编程逻辑门阵列(field programmable gate array，fpga)的实现方法，在这类方法中，基于fpga的dtc因灵活性和便利性更好，且具有可编程性，故基于其应用更加广泛。
3、现有基于fpga的dtc的实现方法主要有三种，分别为延迟链法、直接计数法和游标法。其中基于延迟链法实现的dtc，由于延迟链对温度和电压的变化比较敏感，稳定性差，所以校准工作比较繁琐。基于直接计数法实现的dtc，虽然电路结构简单，但其是通过直接对系统时钟周期进行计数来生成时间间隔信号的，要达到皮秒级别的分辨率，就需要数吉赫兹的系统时钟频率，fpga内部很难实现，所以基于直接计数法实现的dtc分辨率较低。基于游标法实现的dtc通过对两个周期相近的时钟的周期差进行计数来完成时间间隔信号的生成，在两个时钟
技术实现思路
1、有鉴于此，本专利技术提出了一种基于serdes的高分辨率dtc实现装置，以解决目前的dtc的高分辨率、宽动态范围和低实现难度三者难以统一的问题。
2、为解决上述问题，本专利技术采用如下技术方案：
3、一种基于serdes的高分辨率dtc实现装置，包括：时钟模块、数据编码模块、serdes采样发射模块和门信号分解模块；
4、所述时钟模块，用于为数据编码模块和serdes采样发射模块提供参考时钟信号；
5、所述数据编码模块，用于获取应用系统中的时间参数，根据收到的参考时钟信号和时间参数进行运算编码，生成一组并行数据，发送至serdes采样发射模块；
6、所述serdes采样发射模块，用于根据收到的参考时钟信号对并行数据进行转换，得到门信号发送至门信号分解模块；
7、所述门信号分解模块，将门信号分解成一个起始脉冲信号和一个结束脉冲信号，从而完成时间参数到时间间隔信号的转换；所述起始脉冲信号和结束脉冲信号均为阶跃信号。
8、进一步的，所述时钟模块主要由晶振和锁相环组成，晶振的输出与锁相环连接；晶振产生具有固定频率的时钟信号，输入到锁相环中，由锁相环进行倍频或分频处理，产生具有不同频率的参考时钟信号。
9、进一步的，所述数据编码模块的具体编码方法为：
10、数据编码模块根据接收到的时间参数，以及采样时钟周期，根据公式(1)计算出n的值；数据编码模块先输出一个数据“0”，然后每隔一个serdes采样时钟周期，就输出一个数据“1”，并对已经输出的数据“1”进行计数，当输出数据“1”的个数大于或等于n时，停止数据“1”的输出，变为输出数据“0”，以此方式输出一组并行数据；
11、
12、式(1)中，t为输入到数据编码模块的时间参数，t为serdes采样时钟周期，f为采样时钟频率。
13、进一步的，所述的serdes采样发射模块包括发射器和锁相环模块，锁相环模块与时钟模块相连接，将收到的参考时钟信号进行分频倍频处理得到工作时钟信号；发射器接收工作时钟信号，并依据工作时钟信号对并行数据进行转换，得到门信号；所述门信号视为一个“01111111……1111000”的串行数据。
14、进一步的，所述的门信号分解模块由门信号分解电路、起始脉冲信号发生电路和结束脉冲信号发生电路组成；门信号分解电路根据门信号的信号宽度对门信号进行分解，起始脉冲信号发生电路用于生成起始脉冲信号，结束脉冲信号发生电路用于生成结束脉冲信号；起始脉冲信号与结束脉冲信号之间的时间间隔为门信号的信号宽度。
15、本专利技术提供的一种基于serdes的高分辨率dtc实现装置，充分利用了fpga内部的serdes资源，其可以使用数十吉赫兹的工作时钟，达到皮秒级别的时间分辨率；且时钟模块可以提供不同频率的参考时钟，通过调节参考时钟的频率，便可以调节此dtc的分辨率；配合数据编码模块输入到serdes采样发射模块的数据为fpga可以完成实时处理的低速并行数据，保证了此dtc生成的时间间隔信号有较宽的动态范围，该dtc实现过程中的校准工作简单，实现难度较低。此外，fpga的内部资源丰富，便于此基于serdes的dtc扩展；fpga内的serdes采样发射模块中的锁相环模块具有性能高于传统锁相环性能，而其移位寄存器又具有统一的标准延时，故此基于serdes的dtc线性性能良好。
16、与现有的dtc相比，本专利技术的系统具有更高分辨率、更宽的动态范围、以及低实现难度等优点，整个校准工作简单、稳定性强，因此其应用范围更加广泛。
本文档来自技高网...【技术保护点】
1.一种基于SerDes的高分辨率DTC实现装置，包括：时钟模块、数据编码模块、SerDes采样发射模块和门信号分解模块，其特征在于：
2.根据权利要求1所述的一种基于SerDes的高分辨率DTC实现装置，其特征在于：所述时钟模块主要由晶振和锁相环组成，晶振的输出与锁相环连接；晶振产生具有固定频率的时钟信号，输入到锁相环中，由锁相环进行倍频或分频处理，产生具有不同频率的参考时钟信号。
3.根据权利要求1所述的一种基于SerDes的高分辨率DTC实现装置，其特征在于：所述数据编码模块的具体编码方法为：
4.根据权利要求1所述的一种基于SerDes的高分辨率DTC实现装置，其特征在于：所述的SerDes采样发射模块包括发射器和锁相环模块，锁相环模块与时钟模块相连接，将收到的参考时钟信号进行分频倍频处理得到工作时钟信号；发射器接收工作时钟信号，并依据工作时钟信号对并行数据进行转换，得到门信号；所述门信号视为一个“01111111……1111000”的串行数据。
5.根据权利要求1至4任一项所述的一种基于SerDes的高分辨率DTC实现装置
...【技术特征摘要】
1.一种基于serdes的高分辨率dtc实现装置，包括：时钟模块、数据编码模块、serdes采样发射模块和门信号分解模块，其特征在于：
2.根据权利要求1所述的一种基于serdes的高分辨率dtc实现装置，其特征在于：所述时钟模块主要由晶振和锁相环组成，晶振的输出与锁相环连接；晶振产生具有固定频率的时钟信号，输入到锁相环中，由锁相环进行倍频或分频处理，产生具有不同频率的参考时钟信号。
3.根据权利要求1所述的一种基于serdes的高分辨率dtc实现装置，其特征在于：所述数据编码模块的具体编码方法为：
4.根据权利要求1所述的一种基于serdes的高分辨率dtc实现装置，其特征在于：所述的serdes采样...
【专利技术属性】
技术研发人员：付在明，李小迪，孔德轩，刘航麟，肖寅东，刘科，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。