当前位置: 首页 > 专利查询>英特尔公司专利>正文

具有外延源极或漏极区域横向隔离的全环栅集成电路结构制造技术

技术编号:40419962 阅读:22 留言:0更新日期:2024-02-20 22:38
描述了具有外延源极或漏极区域横向隔离的全环栅集成电路结构。例如,集成电路结构包括第一纳米线垂直布置结构和第二纳米线垂直布置结构。栅极堆叠体在第一纳米线垂直布置结构和第二纳米线垂直布置结构上方。第一外延源极或漏极结构在第一纳米线垂直布置结构的端部处。第二外延源极或漏极结构在第二纳米线垂直布置结构的端部处。居间电介质结构在第一外延源极或漏极结构和第二外延源极或漏极结构中的相邻外延源极或漏极结构之间。居间电介质结构具有与栅极结构的顶表面共面的顶表面。

【技术实现步骤摘要】
【国外来华专利技术】

本公开内容的实施例属于集成电路结构和处理领域,并且具体而言属于以下领域:具有外延源极或漏极区域横向隔离(epitaxial source or drain region lateralisolation)的全环栅集成电路结构、以及制造具有外延源极或漏极区域横向隔离的全环栅集成电路结构的方法。


技术介绍

1、过去几十年来,集成电路中的特征缩小一直是日益增长的半导体产业背后的驱动力。缩小到越来越小的特征实现了功能单元在半导体芯片的有限占用面积上增大的密度。例如,收缩晶体管尺寸允许在芯片上包含增大数量的存储器或逻辑器件,从而促成制造出具有增大容量的产品。然而,对于越来越大容量的驱动并非没有问题。优化每一个器件的性能的必要性变得日益显著。

2、在集成电路器件的制造中,随着器件尺寸不断缩小,诸如三栅晶体管之类的多栅晶体管已经变得更加普遍。在传统工艺中,三栅晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在一些情况下,优选体硅衬底,因为它们的成本较低,并且因为它们能够实现不太复杂的三栅制造工艺。在另一方面中,当微电子器件尺寸缩小到小于10纳米(nm)节点时,保本文档来自技高网...

【技术保护点】

1.一种集成电路结构,包括:

2.根据权利要求1所述的集成电路结构,其中,所述居间电介质结构在浅沟槽隔离(STI)结构的顶表面上。

3.根据权利要求2所述的集成电路结构,其中,所述居间电介质结构包括具有比所述STI结构低的介电常数的电介质材料。

4.根据权利要求1、2或3所述的集成电路结构,其中,所述第一外延源极或漏极结构和所述第二外延源极或漏极结构均是非分立的外延源极或漏极结构。

5.根据权利要求1、2或3所述的集成电路结构,其中,所述第一纳米线垂直布置结构在第一子鳍状物上方,并且所述第二纳米线垂直布置结构在第二子鳍状物上方。

...

【技术特征摘要】
【国外来华专利技术】

1.一种集成电路结构,包括:

2.根据权利要求1所述的集成电路结构,其中,所述居间电介质结构在浅沟槽隔离(sti)结构的顶表面上。

3.根据权利要求2所述的集成电路结构,其中,所述居间电介质结构包括具有比所述sti结构低的介电常数的电介质材料。

4.根据权利要求1、2或3所述的集成电路结构,其中,所述第一外延源极或漏极结构和所述第二外延源极或漏极结构均是非分立的外延源极或漏极结构。

5.根据权利要求1、2或3所述的集成电路结构,其中,所述第一纳米线垂直布置结构在第一子鳍状物上方,并且所述第二纳米线垂直布置结构在第二子鳍状物上方。

6.一种集成电路结构,包括:

7.根据权利要求6所述的集成电路结构,其中,所述居间电介质结构在浅沟槽隔离(sti)结构的顶表面上。

8.根据权利要求7所述的集成电路结构,其中,所述居间电介质结构包括具有比所述sti结构低的介电常数的电介质材料。

9.根据权利要求6、7或8所述的集成电路结构,其中,所述第一外延源极或漏极结构和所述第...

【专利技术属性】
技术研发人员:M·哈桑M·K·哈兰L·P·古勒尔P·帕特尔T·加尼A·S·默西M·阿卜杜勒卡德尔
申请(专利权)人:英特尔公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1