半导体结构的形成方法以及SRAM存储器的形成方法技术

一种半导体结构的形成方法以及SRAM存储器的形成方法，其中，半导体结构的形成方法包括：提供衬底；在所述衬底上形成第一图形材料层；在所述第一图形材料层上形成第一掩膜结构；在所述第一图形材料层上形成牺牲结构；以所述牺牲结构、第一掩膜结构为掩膜，刻蚀所述第一图形材料层，以形成位于第一掩膜结构底部的第一芯轴结构以及位于牺牲结构底部的第二芯轴结构；形成位于所述第一芯轴结构侧壁的第二侧墙、以及位于第二芯轴结构侧壁的第三侧墙；在形成第二侧墙和第三侧墙之后，以所述第一掩膜结构为掩膜，去除所述第二芯轴结构。所述半导体结构的形成方法兼顾了器件结构的小尺寸特点以及图案灵活性，提升了工艺兼容性。

【技术实现步骤摘要】

本专利技术涉及半导体，具体涉及一种半导体结构的形成方法以及sram存储器的形成方法。

技术介绍

1、随着半导体技术的发展，半导体器件的尺寸持续减小，半导体器件制造过程中的光刻工艺精度也不断提升。

2、目前行业广泛使用的193nm浸没式光刻技术可以将特征尺寸缩小至76nm。在此基础上，再搭配多重曝光刻蚀技术(litho-etch-litho-etch,简称lele)，可以继续将特征尺寸缩小至38纳米。

3、但随着集成电路制造工艺持续微缩，尤其是进入5纳米制程后，基于传统193nm浸没式光刻技术的制备工艺局限性越来越明显。目前，有部分集成电路制造工艺采用了更为先进的技术缩小制程，例如，极紫外(extreme ultra-violet，简称euv)光刻技术，然而，这些先进技术的产业化存在较高的技术障碍，目前仍难以大规模应用到量产实践中。

4、目前，在集成电路器件的后段互连工艺的制备中，仍更多地采用193nm浸没式光刻技术。对于该技术而言，虽然可以通过搭配双重自对准图案定义(sadp)以及四重自对准图案定义(saqp)等工艺，继本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形材料层的材料包括无定形硅。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一掩膜结构之前，还包括：形成位于第一图形材料层上的第一侧墙。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一侧墙、第一掩膜结构的形成方法包括：形成位于所述第一图形材料层上的第一掩膜材料层、以及位于第一掩膜材料层上的初始芯轴结构；在所述初始芯轴结构侧壁以及顶部表面沉积初始第一侧墙材料层；回刻蚀所述初始第一侧墙材料层，直至暴露出初始...

【技术特征摘要】

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形材料层的材料包括无定形硅。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一掩膜结构之前，还包括：形成位于第一图形材料层上的第一侧墙。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一侧墙、第一掩膜结构的形成方法包括：形成位于所述第一图形材料层上的第一掩膜材料层、以及位于第一掩膜材料层上的初始芯轴结构；在所述初始芯轴结构侧壁以及顶部表面沉积初始第一侧墙材料层；回刻蚀所述初始第一侧墙材料层，直至暴露出初始芯轴结构的顶部表面，形成第一侧墙；去除所述初始芯轴结构；以所述第一侧墙为掩膜，刻蚀所述第一掩膜材料层，以形成第一掩膜结构。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一侧墙的尺寸范围为10纳米～20纳米。

6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲结构的尺寸与所述第一侧墙的尺寸相同。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲结构的形成方法包括：在所述第一图形材料层上形成初始牺牲结构；对初始牺牲结构的厚度进行减薄处理，以形成牺牲结构。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲结构的尺寸范围为10纳米～20纳米。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一芯轴结构以及第二芯轴结构后，还包括：去除所述第二芯轴结构上的牺牲结构。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙与第三侧墙同时形成；所述第二侧墙的形成工艺包括原子层沉积工艺；所述第三侧墙的形成工艺包括原子层沉积工艺。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第二芯轴结构的工艺包括湿法刻蚀工艺或干法刻蚀工艺。

12.如权利要求1所述的半导体结构的形成方法，其特征...

【专利技术属性】
技术研发人员：陈卓凡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：