【技术实现步骤摘要】
本专利技术涉及半导体制备，具体涉及一种套刻标记及制备方法、曝光区域和半导体制备工艺。
技术介绍
1、半导体开发过程中主要分为功能区域(cell区域)和核心/外围区域(core/(peripheral区域)。功能区域是形成记忆和非记忆的mos晶体管的区域，核心/外围区域的mos晶体管是为了让功能区域的mos晶体管能够动作形成的。
2、套刻误差(overlay，简称ovl)是半导体开发过程的总要部分，套刻误差是描述当前层与前层图案间套刻精准性的重要参数；因此，当前层和前层之间的套刻误差(overlay)成为影响器件性能的重要因素。
3、目前，半导体套刻边缘(overlay margin)已经能够控制在3nm以内，为了最终将半导体套刻边缘能够控制在2.5nm以内，需要找到比较满意的高质量套刻标记，行业研发人员在掩膜修整和工艺流程上都投入了大量时间进行改善。
4、套刻标记是用于判断当前层与前层图案间是否对齐的标记。半导体开发过程中，如果套刻标记的质量发生问题，芯片光刻过程中会发生套刻标记失去对齐功能，一方面会导致开发时间发生延迟；另一方面，为了解决套刻标记失去对齐功能的问题，也会进行工艺改善或者掩膜版再次订货，开发完成后，会确认功能区域和核心/外围区域的功能，并以此为基础决定各种膜质的厚度、光刻过程中的套刻误差等，并决定解决套刻标记质量的方法，为量产做准备。
5、目前，半导体m在1x,1y,1z(1x制程相当于16-19nm；1y制程相当于14-16nm；1z制程相当于12-14nm)之后
6、为了能制备更小尺寸的图案(pattern)，开始使用dpt[double patterningtechnology]工艺，进行dpt工艺时，使用现有的标准套刻标记很难实现满意效果。所以，在进行dpt工艺时，对与功能区域具有相同图案的标记进行分隔，并将分隔的标记插入到套刻标记内形成具有标记图案的套刻标记。这样做套刻标记的目的是，套刻标记和功能区域一样进行dpt工艺时可以生成满意的标记。但是，问题是进行dpt工艺时，存在功能区域和外围区域的厚度差异、刻蚀加载效果,cmp残留等多种问题。另外，位于外围区域的切割道(scribe line)的套刻标记由于标记损伤或轮廓模糊问题，导致更难得到满意的套刻标记；标记噪音成为套刻标记失去对齐功能的主要原因，也成为阻碍容限更小的半导体开发的不利因素。
技术实现思路
1、本专利技术的目的在于提供一种套刻标记及制备方法，以解决现有套刻标记易产生损伤或轮廓模糊等标记噪音，导致失去对齐功能得问题。
2、此外，本专利技术还提供包括上述套刻标记的曝光区域及半导体制备工艺。
3、本专利技术通过下述技术方案实现：
4、一种套刻标记，该套刻标记由刻蚀在硅层上的若干沟槽构成。
5、本专利技术所述套刻标记不是采用常规技术在前膜层的基础上形成，而是在功能区域活性图案(用于安装电路元件的图案)刻蚀之前，在硅层上通过刻蚀沟槽形成，在后续的当前层和前层之间对齐工序时使用。本专利技术所述套刻标记具有稳定性好的优点，不会因为后续工序导致损伤或轮廓模糊的问题，避免了套刻标记噪音的产生，解决了现有套刻标记易产生损伤或轮廓模糊等标记噪音，导致失去对齐功能得问题。
6、进一步地，套刻标记被刻蚀在曝光区域位于芯片外侧的切割道上。
7、本专利技术的套刻标记是在在在产品的功能区工艺进行前制作完成，并在产品的功能区工艺进行时使用。
8、一种套刻标记的制备方法，通过刻蚀工艺在硅层上形成构成套刻标记的沟槽，沟槽的深度为200a±100a。
9、具体地，包括以下步骤：
10、s1、在硅层的上表面形成硬掩膜层；
11、s2、在硬掩膜层的上表面形成光刻胶层；
12、s3、采用掩膜版遮挡光刻胶层对光刻胶层、硬掩膜层进行活化处理，然后清洗去除光刻胶层、硬掩膜层的活化部分，所述掩膜版的图形与套刻标记的图形一致；
13、s4、对硅层进行刻蚀处理，形成若干沟槽，若干沟槽构成的图案即为套刻标记。
14、进一步地，硬掩膜层的厚度为900a±50a。
15、进一步地，光刻胶层的厚度为900a±50a。
16、进一步地，硬掩膜层采用涂覆方式铺设在硅层的上表面。
17、进一步地，光刻胶层采用涂覆方式铺设在硬掩膜层的上表面。
18、一种光刻工艺的曝光区域，包括多个芯片，每个芯片的外侧形成切割道，所述切割道内在硅层上刻蚀有套刻标记。
19、一种半导体器件制备工艺，在光刻过程中，采用上述的套刻标记进行套刻误差分析。
20、本专利技术与现有技术相比，具有如下的优点和有益效果：
21、1、本专利技术所述套刻标记不是采用常规技术在前膜层的基础上形成，而是在功能区域活性图案，在硅层上通过刻蚀沟槽形成，在后续的当前层和前层之间对齐工序时使用。本专利技术所述套刻标记具有稳定性好的优点，不会因为后续工序导致损伤或轮廓模糊的问题；使套刻标记始终具备对齐功能，能很好的用于当前层和前层之间对齐时的套刻误差分析，直到真个晶圆的光刻工艺完成。
22、2、本专利技术所述的套刻误差5的稳定性好，确保整个光刻工艺中套刻标记5具备对齐功能，进而确保套刻误差的准确分析，不会因为套刻误差测量不准而导致半导体延迟开发的问题。
本文档来自技高网...【技术保护点】
1.一种套刻标记，其特征在于，该套刻标记(5)由刻蚀在硅层(1)上的若干沟槽构成。
2.根据权利要求1所述的一种套刻标记，其特征在于，所述套刻标记(5)被刻蚀在曝光区域位于芯片外侧的切割道上。
3.如权利要求1或2所述的一种套刻标记的制备方法，其特征在于，通过刻蚀工艺在硅层(1)上形成构成套刻标记(5)的沟槽。
4.根据权利要求3所述的制备方法，其特征在于，包括以下步骤：
5.根据权利要求4所述的制备方法，其特征在于，所述硬掩膜层(2)的厚度为900A±50A。
6.根据权利要求4所述的制备方法，其特征在于，所述光刻胶层(3)的厚度为900A±50A。
7.根据权利要求4所述的制备方法，其特征在于，所述硬掩膜层(2)采用涂覆方式铺设在硅层(1)的上表面。
8.根据权利要求4所述的制备方法，其特征在于，所述光刻胶层(3))采用涂覆方式铺设在硬掩膜层(2)的上表面。
9.一种光刻工艺的曝光区域，其特征在于，包括多个芯片，每个芯片的外侧形成切割道，所述切割道内在硅层(1)上刻蚀有套刻标记(5
10.一种半导体器件制备工艺，其特征在于，在光刻过程中，采用如权利要求1或2所述的套刻标记(5)进行套刻误差分析。
...【技术特征摘要】
1.一种套刻标记，其特征在于，该套刻标记(5)由刻蚀在硅层(1)上的若干沟槽构成。
2.根据权利要求1所述的一种套刻标记，其特征在于，所述套刻标记(5)被刻蚀在曝光区域位于芯片外侧的切割道上。
3.如权利要求1或2所述的一种套刻标记的制备方法，其特征在于，通过刻蚀工艺在硅层(1)上形成构成套刻标记(5)的沟槽。
4.根据权利要求3所述的制备方法，其特征在于，包括以下步骤：
5.根据权利要求4所述的制备方法，其特征在于，所述硬掩膜层(2)的厚度为900a±50a。
6.根据权利要求4所述的制备方法，其...
【专利技术属性】
技术研发人员：赵正熙，郑锺浩，曹台勋，
申请(专利权)人：成都高真科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。