一种套刻标记及制备方法、曝光区域和半导体制备工艺技术

本发明专利技术涉及半导体制备技术领域，具体公开了一种套刻标记及制备方法、曝光区域和半导体制备工艺，套刻标记由刻蚀在硅层上的若干沟槽构成；套刻标记的制备方法包括以下步骤：S1、在硅层的上表面形成硬掩膜层；S2、在硬掩膜层的上表面形成光刻胶层；S3、采用掩膜版遮挡光刻胶层对光刻胶层、硬掩膜层进行活化处理，然后清洗去除光刻胶层、硬掩膜层的活化部分，掩膜版的图形与套刻标记的图形一致；S4、对硅层进行刻蚀处理，形成若干沟槽，若干沟槽构成的图案即为套刻标记。本发明专利技术所述套刻标记具有稳定性好的优点，不会导致损伤或轮廓模糊的问题，避免了标记噪音的产生，解决了现有套刻标记易产生损伤或轮廓模糊等标记噪音，导致失去对齐功能得问题。

【技术实现步骤摘要】

本专利技术涉及半导体制备，具体涉及一种套刻标记及制备方法、曝光区域和半导体制备工艺。

技术介绍

1、半导体开发过程中主要分为功能区域(cell区域)和核心/外围区域(core/(peripheral区域)。功能区域是形成记忆和非记忆的mos晶体管的区域，核心/外围区域的mos晶体管是为了让功能区域的mos晶体管能够动作形成的。

2、套刻误差(overlay，简称ovl)是半导体开发过程的总要部分，套刻误差是描述当前层与前层图案间套刻精准性的重要参数；因此，当前层和前层之间的套刻误差(overlay)成为影响器件性能的重要因素。

3、目前，半导体套刻边缘(overlay margin)已经能够控制在3nm以内，为了最终将半导体套刻边缘能够控制在2.5nm以内，需要找到比较满意的高质量套刻标记，行业研发人员在掩膜修整和工艺流程上都投入了大量时间进行改善。

4、套刻标记是用于判断当前层与前层图案间是否对齐的标记。半导体开发过程中，如果套刻标记的质量发生问题，芯片光刻过程中会发生套刻标记失去对齐功能，一方面会导致开发时间发生延迟本文档来自技高网...

【技术保护点】

1.一种套刻标记，其特征在于，该套刻标记(5)由刻蚀在硅层(1)上的若干沟槽构成。

2.根据权利要求1所述的一种套刻标记，其特征在于，所述套刻标记(5)被刻蚀在曝光区域位于芯片外侧的切割道上。

3.如权利要求1或2所述的一种套刻标记的制备方法，其特征在于，通过刻蚀工艺在硅层(1)上形成构成套刻标记(5)的沟槽。

4.根据权利要求3所述的制备方法，其特征在于，包括以下步骤：

5.根据权利要求4所述的制备方法，其特征在于，所述硬掩膜层(2)的厚度为900A±50A。

6.根据权利要求4所述的制备方法，其特征在于，所述光刻胶层(3)的...

【技术特征摘要】

1.一种套刻标记，其特征在于，该套刻标记(5)由刻蚀在硅层(1)上的若干沟槽构成。

2.根据权利要求1所述的一种套刻标记，其特征在于，所述套刻标记(5)被刻蚀在曝光区域位于芯片外侧的切割道上。

3.如权利要求1或2所述的一种套刻标记的制备方法，其特征在于，通过刻蚀工艺在硅层(1)上形成构成套刻标记(5)的沟槽。

4.根据权利要求3所述的制备方法，其特征在于，包括以下步骤：

5.根据权利要求4所述的制备方法，其特征在于，所述硬掩膜层(2)的厚度为900a±50a。

6.根据权利要求4所述的制备方法，其...

【专利技术属性】
技术研发人员：赵正熙，郑锺浩，曹台勋，
申请(专利权)人：成都高真科技有限公司，
类型：发明
国别省市：