一种用于提高CMOS集成电路良率的智能预测和分析系统技术方案

一种用于提高CMOS集成电路良率的智能预测和分析系统，通过收集晶圆厂内的实时制造数据和测试数据并进行数据联合分析来增强模型的预测和分析性能，建立了智能化的数据收集和良率预测分析功能，与此同时，针对不同的数据类型采用不同的学习模型进行拟合，通过模型堆叠提供准确的产量预测，并完成系统自学习，提高预测的准确性和分析的可靠性，同时通过数据分析，指导工艺改进，提升良率，最后通过智能决策和实时反馈，最终分析出影响良率下降的变量，加速了人工分析数据的效率，提升了良率预测的准确率，提高了制造的效益，降低低良率时的生产风险，减少良率的损失，增加企业的效率。

【技术实现步骤摘要】

本专利技术涉及集成电路，特别涉及一种用于提高cmos集成电路良率的智能预测和分析系统。

技术介绍

1、在集成电路制造过程中，良率与生产单位的利益直接相关。而在生在过程中，会出现大量的测试数据，包括在线(inline)数据错误检测与分类(fault detection andclassification，fdc)数据、量测数据、缺陷(defect)数据、晶圆验收测试(waferacceptance test，wat)数据晶圆探针测试(chip probing，cp)数据。其中，数据类数据主要包括inline数据、fdc数据、wat数据和cp数据。这些数据的数据量每一个都有成千上万条，传统的方法需要工程师手动的去对这些数据进行分析，例如采用方差计算、平均值对比、趋势图绘制对比等方法进行分析。然而半导体厂不断的生产并测试产生的海量数据，依靠上述分析方法发现问题的速度过于缓慢，严重降低了生产单位的制造效率，甚至可能得出错误的分析结论。同时，cp测试所需的时间和成本也一直影响着生产单位的利润，与此同时，探针测试的时间和成本过高，容易产生资源浪费；生产过程中的海量数据本文档来自技高网...

【技术保护点】

1.一种用于提高CMOS集成电路良率的智能预测和分析系统，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种用于提高CMOS集成电路良率的智能预测和分析系统，其特征在于，所述的步骤1中半导体制造过程中的数据，包括Inline数据、错误检测与分类(Fault Detection and Classification，FDC)数据、晶圆验收测试(Wafer AcceptanceTest，WAT)数据、缺陷(defect)数据、晶圆探针测试(Chip Probing，CP)数据、非结构化数据。

3.根据权利要求1所述的一种用于提高CMOS集成电路良率的智能预测和分...

【技术特征摘要】

1.一种用于提高cmos集成电路良率的智能预测和分析系统，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种用于提高cmos集成电路良率的智能预测和分析系统，其特征在于，所述的步骤1中半导体制造过程中的数据，包括inline数据、错误检测与分类(fault detection and classification，fdc)数据、晶圆验收测试(wafer acceptancetest，wat)数据、缺陷(defect)数据、晶圆探针测试(chip probing，cp)数据、非结构化数据。

3.根据权利要求1所述的一种用于提高cmos集成电路良率的智能预测和分析系统，其特征在于，所述的步骤2中预处理操作，包括以下步骤：

4.根据权利要求3所述的一种用于提高cmos集成电路良率的智能预测和分析系统，其特征在于，所述的异常值处理，采用的方法为箱线图法、z-score法、均方差分析法；所述的缺失值处理，采用的方法为去除缺失值、插值法、均值填充法；所述的归一化处理，采用的方法为min-max归一化、均值方差归一化和批归一化。

5.根据权利要求1所述的一种用于提高cmos集成电路良率的智能预测和分析系统，其特征在于，所述的步骤2中的数据增强，采用的方法为综合采样人工合成数据算法(synthetic minority oversampling，smote)及其变种、自适应合成抽样算法(adaptivesynthetic sampling，adasyn)、对抗生成网络算法、变分自编码器算法，对于突破类数据采用的...

【专利技术属性】
技术研发人员：陈一宁，郭庞，高大为，陈鼎崴，
申请(专利权)人：浙江大学，
类型：发明
国别省市：