【技术实现步骤摘要】
本专利技术涉及时频，尤其涉及一种基于fpga的恒温晶振驯服电路、芯片、装置及方法。
技术介绍
1、目前，业界时统设备的使用需求经常包含10m和100m等多种时钟频率信号输出，输出信号需要具备高稳定度和高相噪指标，只能使用对应频率的恒温晶振；以下仅用10m和100m两种频率做介绍；为了使两种频率信号同步通常需要对恒温晶振进行驯服，10m恒温晶振通过外部参考进行驯服后，再通过10m对100m恒温晶振进行驯服，驯服原理如图1所示。此技术10m晶振通过外部参考完成驯服后，再对100m晶振进行驯服，10m晶振输出10m作为mcu的参考时钟，通过mcu产生一个1pps脉冲信号，然后通过10m对1pps打拍后送入tdc作为start信号；100m时钟信号进行10分频后产生10m信号对1pps信号打拍后送入tdc作为stop信号；tdc对start和stop进行时差测量后将测量值△t通过spi反馈给mcu，mcu通过dac输出实时调节100m晶振压控，最终将100m晶振相位调节到和10m保持一致；输出波形见图2。但是此方法电路冗余较多，同时测量数据的分析及压控的输出占用mcu较多资源，驯服过程较慢，一般需要10-15分钟才能完成。
技术实现思路
1、本专利技术的目的在于克服现有技术的不足，提供一种基于fpga的恒温晶振驯服电路、芯片、装置及方法。
2、本专利技术的目的是通过以下技术方案来实现的：本专利技术第一方面提供一种基于fpga的恒温晶振驯服电路，包括第一恒温晶振模块、第二恒温晶振
3、优选的，所述的二阶rc滤波电路包括第六十电阻r60、第七十电阻r70、第七十二电阻r72、第八十四电容c84、第九十八电容c98、第九十九电容c99和第一百电容c100；所述第七十二电阻r72的第一端连接fpga模块，第七十二电阻r72的第二端连接第一百电容c100的第一端、第九十九电容c99的第一端和第七十电阻r70的第一端；所述第一百电容c100的第二端连接地gnd；所述第九十九电容c99的第二端连接地gnd；所述第七十电阻r70的第二端连接第九十八电容c98的第一端、第八十四电容c84的第一端和第六十电阻r60的第一端；所述第九十八电容c98的第二端连接地gnd；所述第八十四电容c84的第二端连接地gnd；所述第六十电阻r60的第二端连接运算放大器模块。
4、优选的，所述的运算放大器模块包括运算放大器、第五十二电阻r52、第五十五电阻r55、第五十九电阻r59、第七十电容c70、第七十六电容c76、第七十七电容c77、第七十八电容c78、第七十九电容c79；所述运算放大器的in+输入端连接二阶rc滤波电路；所述运算放大器的in-端连接第五十九电阻r59的第一端、第五十五电阻r55的第一端、第七十八电容c78的第一端；所述运算放大器的vee端连接地gnd；所述运算放大器的vcc端连接第五十五电阻r55的第二端、第七十八电容c78的第二端、第七十六电容c76的第一端、第七十七电容c77的第一端和第七十九电容c79的第一端；所述运算放大器的out端连接第五十二电阻r52的第一端；所述第七十六电容c76的第二端接地gnd；所述第七十七电容c77的第二端接地gnd；所述第七十九电容c79的第二端接地gnd；所述第五十二电阻r52的第二端连接第二恒温晶振模块和第七十电容c70的第一端；所述第七十电容c70的第二端接地gnd。
5、优选的，所述的运算放大器型号为max4091auk+t。
6、优选的，所述的第一恒温晶振模块使用10m恒温晶振；所述第二恒温晶振模块使用100m恒温晶振。
7、本专利技术第二方面提供：一种基于fpga的恒温晶振驯服芯片，包含上述任一种基于fpga的恒温晶振驯服电路。
8、本专利技术第三方面提供：一种基于fpga的恒温晶振驯服装置，包含上述基于fpga的恒温晶振驯服芯片。
9、本专利技术第四方面提供：一种基于fpga的恒温晶振驯服方法，用于上述任一种基于fpga的恒温晶振驯服电路，包括以下步骤：
10、第一恒温晶振模块输出第一信号到fpga模块，第二恒温晶振模块同时输出第二信号到fpga模块，fpga模块将第一信号和第二信号分频为第一时钟信号和第二时钟信号，对第一时钟信号和第二时钟信号做与运算，当第一时钟信号和第二时钟信号同时为高时，pwm输出高电平，输出的pwm信号经过运算放大器模块后转换为电压信号，对第二恒温晶振进行调频，直到锁定后pwm占空比稳定在50%。
11、优选的，pga模块将第一信号和第二信号分频为1m的第一时钟信号和1m的第二时钟信号。
12、优选的，通过fpga模块完成鉴相；二阶rc滤波电路和运算放大器模块把pwm鉴相频率转化为第二恒温晶振调频的压控，完成锁定。
13、本专利技术的有益效果是：
14、1）电路简单，同时模拟电路较少，不易受环境影响，稳定可靠。
15、2）驯服时间短，锁相完成时间小于1分钟。
16、3）可用于多种频率的晶振间锁相，只需更改逻辑分频系数，有很强的通用性。
17、4）可对多种晶振进行锁相，只需增加1路rc滤波+运放电路，有很强的可扩展性。
本文档来自技高网...【技术保护点】
1.一种基于FPGA的恒温晶振驯服电路，其特征在于：包括第一恒温晶振模块、第二恒温晶振模块、第一功分器模块、第二功分器模块、FPGA模块、二阶RC滤波电路、运算放大器模块；所述第一恒温晶振模块连接第一功分器模块；所述第一功分器模块连接FPGA模块；所述FPGA模块连接二阶RC滤波电路；所述二阶RC滤波电路连接运算放大器模块；所述运算放大器模块连接第二恒温晶振模块；所述第二恒温晶振模块连接第二功分器模块；所述第二功分器模块连接FPGA模块。
2.根据权利要求1所述的基于FPGA的恒温晶振驯服电路，其特征在于：所述的二阶RC滤波电路包括第六十电阻R60、第七十电阻R70、第七十二电阻R72、第八十四电容C84、第九十八电容C98、第九十九电容C99和第一百电容C100；所述第七十二电阻R72的第一端连接FPGA模块，第七十二电阻R72的第二端连接第一百电容C100的第一端、第九十九电容C99的第一端和第七十电阻R70的第一端；所述第一百电容C100的第二端连接地GND；所述第九十九电容C99的第二端连接地GND；所述第七十电阻R70的第二端连接第九十八电容C98的第一端、
3.根据权利要求1所述的基于FPGA的恒温晶振驯服电路，其特征在于：所述的运算放大器模块包括运算放大器、第五十二电阻R52、第五十五电阻R55、第五十九电阻R59、第七十电容C70、第七十六电容C76、第七十七电容C77、第七十八电容C78、第七十九电容C79；所述运算放大器的IN+输入端连接二阶RC滤波电路；所述运算放大器的IN-端连接第五十九电阻R59的第一端、第五十五电阻R55的第一端、第七十八电容C78的第一端；所述运算放大器的VEE端连接地GND；所述运算放大器的VCC端连接第五十五电阻R55的第二端、第七十八电容C78的第二端、第七十六电容C76的第一端、第七十七电容C77的第一端和第七十九电容C79的第一端；所述运算放大器的OUT端连接第五十二电阻R52的第一端；所述第七十六电容C76的第二端接地GND；所述第七十七电容C77的第二端接地GND；所述第七十九电容C79的第二端接地GND；所述第五十二电阻R52的第二端连接第二恒温晶振模块和第七十电容C70的第一端；所述第七十电容C70的第二端接地GND。
4.根据权利要求3所述的基于FPGA的恒温晶振驯服电路，其特征在于：所述的运算放大器型号为MAX4091AUK+T。
5.根据权利要求1-4任一项所述的基于FPGA的恒温晶振驯服电路，其特征在于：所述的第一恒温晶振模块使用10M恒温晶振；所述第二恒温晶振模块使用100M恒温晶振。
6.一种基于FPGA的恒温晶振驯服芯片，其特征在于：包含如权利要求1-5任一项所述的基于FPGA的恒温晶振驯服电路。
7.一种基于FPGA的恒温晶振驯服装置，其特征在于：包含如权利要求6所述的基于FPGA的恒温晶振驯服芯片。
8.一种基于FPGA的恒温晶振驯服方法，其特征在于：用于如权利要求1-5任一项所述的基于FPGA的恒温晶振驯服电路，包括以下步骤：
9.根据权利要求8所述的基于FPGA的恒温晶振驯服方法，其特征在于：FPGA模块将第一信号和第二信号分频为1M的第一时钟信号和1M的第二时钟信号。
10.根据权利要求8或9所述的基于FPGA的恒温晶振驯服方法，其特征在于：通过FPGA模块完成鉴相；二阶RC滤波电路和运算放大器模块把PWM鉴相频率转化为第二恒温晶振调频的压控，完成锁定。
...【技术特征摘要】
1.一种基于fpga的恒温晶振驯服电路，其特征在于：包括第一恒温晶振模块、第二恒温晶振模块、第一功分器模块、第二功分器模块、fpga模块、二阶rc滤波电路、运算放大器模块；所述第一恒温晶振模块连接第一功分器模块；所述第一功分器模块连接fpga模块；所述fpga模块连接二阶rc滤波电路；所述二阶rc滤波电路连接运算放大器模块；所述运算放大器模块连接第二恒温晶振模块；所述第二恒温晶振模块连接第二功分器模块；所述第二功分器模块连接fpga模块。
2.根据权利要求1所述的基于fpga的恒温晶振驯服电路，其特征在于：所述的二阶rc滤波电路包括第六十电阻r60、第七十电阻r70、第七十二电阻r72、第八十四电容c84、第九十八电容c98、第九十九电容c99和第一百电容c100；所述第七十二电阻r72的第一端连接fpga模块，第七十二电阻r72的第二端连接第一百电容c100的第一端、第九十九电容c99的第一端和第七十电阻r70的第一端；所述第一百电容c100的第二端连接地gnd；所述第九十九电容c99的第二端连接地gnd；所述第七十电阻r70的第二端连接第九十八电容c98的第一端、第八十四电容c84的第一端和第六十电阻r60的第一端；所述第九十八电容c98的第二端连接地gnd；所述第八十四电容c84的第二端连接地gnd；所述第六十电阻r60的第二端连接运算放大器模块。
3.根据权利要求1所述的基于fpga的恒温晶振驯服电路，其特征在于：所述的运算放大器模块包括运算放大器、第五十二电阻r52、第五十五电阻r55、第五十九电阻r59、第七十电容c70、第七十六电容c76、第七十七电容c77、第七十八电容c78、第七十九电容c79；所述运算放大器的in+输入端连接二阶rc滤波电路；所述运算放大器的in-端连接第五十九电阻r59的第一端、第五十五电阻r55的第一端、第...
【专利技术属性】
技术研发人员：严波，曾迎春，朱敏，简和兵，邓意峰，温学斌，
申请(专利权)人：成都金诺信高科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。