一种基于FPGA的恒温晶振驯服电路、芯片、装置及方法制造方法及图纸

本发明专利技术公开了一种基于FPGA的恒温晶振驯服电路、芯片、装置及方法，属于时频技术领域。所述的电路，包括第一恒温晶振模块、第二恒温晶振模块、第一功分器模块、第二功分器模块、FPGA模块、二阶RC滤波电路、运算放大器模块；所述第一恒温晶振模块连接第一功分器模块；所述第一功分器模块连接FPGA模块；所述FPGA模块连接二阶RC滤波电路；所述二阶RC滤波电路连接运算放大器模块；所述运算放大器模块连接第二恒温晶振模块；所述第二恒温晶振模块连接第二功分器模块；所述第二功分器模块连接FPGA模块。减少了电路冗余，同时提高了驯服速度。

【技术实现步骤摘要】

本专利技术涉及时频，尤其涉及一种基于fpga的恒温晶振驯服电路、芯片、装置及方法。

技术介绍

1、目前，业界时统设备的使用需求经常包含10m和100m等多种时钟频率信号输出，输出信号需要具备高稳定度和高相噪指标，只能使用对应频率的恒温晶振；以下仅用10m和100m两种频率做介绍；为了使两种频率信号同步通常需要对恒温晶振进行驯服，10m恒温晶振通过外部参考进行驯服后，再通过10m对100m恒温晶振进行驯服，驯服原理如图1所示。此技术10m晶振通过外部参考完成驯服后，再对100m晶振进行驯服，10m晶振输出10m作为mcu的参考时钟，通过mcu产生一个1pps脉冲信号，然后通过10m对1pps打拍后送入tdc作为start信号；100m时钟信号进行10分频后产生10m信号对1pps信号打拍后送入tdc作为stop信号；tdc对start和stop进行时差测量后将测量值△t通过spi反馈给mcu，mcu通过dac输出实时调节100m晶振压控，最终将100m晶振相位调节到和10m保持一致；输出波形见图2。但是此方法电路冗余较多，同时测量数据的分析及压控的输出占用m本文档来自技高网...

【技术保护点】

1.一种基于FPGA的恒温晶振驯服电路，其特征在于：包括第一恒温晶振模块、第二恒温晶振模块、第一功分器模块、第二功分器模块、FPGA模块、二阶RC滤波电路、运算放大器模块；所述第一恒温晶振模块连接第一功分器模块；所述第一功分器模块连接FPGA模块；所述FPGA模块连接二阶RC滤波电路；所述二阶RC滤波电路连接运算放大器模块；所述运算放大器模块连接第二恒温晶振模块；所述第二恒温晶振模块连接第二功分器模块；所述第二功分器模块连接FPGA模块。

2.根据权利要求1所述的基于FPGA的恒温晶振驯服电路，其特征在于：所述的二阶RC滤波电路包括第六十电阻R60、第七十电阻R70、第七十二...

【技术特征摘要】

1.一种基于fpga的恒温晶振驯服电路，其特征在于：包括第一恒温晶振模块、第二恒温晶振模块、第一功分器模块、第二功分器模块、fpga模块、二阶rc滤波电路、运算放大器模块；所述第一恒温晶振模块连接第一功分器模块；所述第一功分器模块连接fpga模块；所述fpga模块连接二阶rc滤波电路；所述二阶rc滤波电路连接运算放大器模块；所述运算放大器模块连接第二恒温晶振模块；所述第二恒温晶振模块连接第二功分器模块；所述第二功分器模块连接fpga模块。

2.根据权利要求1所述的基于fpga的恒温晶振驯服电路，其特征在于：所述的二阶rc滤波电路包括第六十电阻r60、第七十电阻r70、第七十二电阻r72、第八十四电容c84、第九十八电容c98、第九十九电容c99和第一百电容c100；所述第七十二电阻r72的第一端连接fpga模块，第七十二电阻r72的第二端连接第一百电容c100的第一端、第九十九电容c99的第一端和第七十电阻r70的第一端；所述第一百电容c100的第二端连接地gnd；所述第九十九电容c99的第二端连接地gnd；所述第七十电阻r70的第二端连接第九十八电容c98的第一端、第八十四电容c84的第一端和第六十电阻r60的第一端；所述第九十八电容c98的第二端连接地gnd；所述第八十四电容c84的第二端连接地gnd；所述第六十电阻r60的第二端连接运算放大器模块。

3.根据权利要求1所述的基于fpga的恒温晶振驯服电路，其特征在于：所述的运算放大器模块包括运算放大器、第五十二电阻r52、第五十五电阻r55、第五十九电阻r59、第七十电容c70、第七十六电容c76、第七十七电容c77、第七十八电容c78、第七十九电容c79；所述运算放大器的in+输入端连接二阶rc滤波电路；所述运算放大器的in-端连接第五十九电阻r59的第一端、第五十五电阻r55的第一端、第...

【专利技术属性】
技术研发人员：严波，曾迎春，朱敏，简和兵，邓意峰，温学斌，
申请(专利权)人：成都金诺信高科技有限公司，
类型：发明
国别省市：