一种恒温晶振和铷钟联合驯服装置与方法制造方法及图纸

本发明专利技术公开了一种恒温晶振和铷钟联合驯服装置与方法，涉及时间频率技术领域，所述装置包括单片机、FPGA模块、TDC模块、铷原子钟和恒温晶振；FPGA模块分别与单片机、TDC模块、铷原子钟和恒温晶振连接，FPGA模块用于接收外部输入的参考1PPS信号，单片机通过DAC模块与恒温晶振连接，TDC模块通过SPI总线与单片机连接，TDC模块用于测量相位差，单片机用于调整恒温晶振压控或铷原子钟频率；FPGA模块通过UART串口与铷原子钟进行通信。本发明专利技术的输出频率同时具备恒温晶振和铷原子钟的特性，拥有低噪声和高稳定度；开机不用等铷钟预热，可快速进入驯服状态输出准确时钟；规避串行驯服模式，采用并行驯服，当其中一个时钟源异常可做到时钟热备份。

【技术实现步骤摘要】

本专利技术涉及时间频率，具体涉及一种恒温晶振和铷钟联合驯服装置与方法。

技术介绍

1、目前，时频行业对时频设备时钟源主要有恒温晶振和铷钟，通过外部参考驯服后可以输出低噪声时钟信号，同时在没有外参考输入时能提供高精度守时；要同时满足低噪声和高守时精度的要求，行业一般需要搭配恒温晶振和铷原子钟，恒温晶振满足低噪声，铷原子钟满足高守时精度，现有技术一般采用通过1pps驯服铷原子钟，然后恒温晶振同步到铷原子钟上，然后对外输出恒温晶振时钟；这种方式存在弊端：一是铷原子钟预热时间长，一般上电半小时完成预热后才能进行驯服；二是时钟驯服是串行模式，如果原子钟或晶振出现异常，输出时钟也会异常，无法作为参数时钟使用。

技术实现思路

1、本专利技术的目的在于克服现有技术的不足，提供一种恒温晶振和铷钟联合驯服装置与方法。

2、本专利技术的目的是通过以下技术方案来实现的：

3、第一方面，本专利技术公开了一种恒温晶振和铷钟联合驯服装置，包括单片机、fpga模块、tdc模块、铷原子钟和恒温晶振；

4、所本文档来自技高网...

【技术保护点】

1.一种恒温晶振和铷钟联合驯服装置，其特征在于，包括单片机、FPGA模块、TDC模块、铷原子钟和恒温晶振；

2.根据权利要求1所述的一种恒温晶振和铷钟联合驯服装置，其特征在于：所述铷原子钟满足长期稳定度要求：≤5×10-12天。

3.根据权利要求1所述的一种恒温晶振和铷钟联合驯服装置，其特征在于：所述TDC模块选用型号为MS1050NA的时间-数字转换器，测量范围为0s~16s，测量精度为20ps。

4.一种恒温晶振和铷钟联合驯服方法，其特征在于，包括以下步骤：

5.根据权利要求4所述的一种恒温晶振和铷钟联合驯服方法，其特征在于，步骤S1中...

【技术特征摘要】

1.一种恒温晶振和铷钟联合驯服装置，其特征在于，包括单片机、fpga模块、tdc模块、铷原子钟和恒温晶振；

2.根据权利要求1所述的一种恒温晶振和铷钟联合驯服装置，其特征在于：所述铷原子钟满足长期稳定度要求：≤5×10-12天。

3.根据权利要求1所述的一种恒温晶振和铷钟联合驯服装置，其特征在于：所述tdc模块选用型号为ms1050na的时间-数...

【专利技术属性】
技术研发人员：严波，曾迎春，朱敏，邓意峰，温学斌，
申请(专利权)人：成都金诺信高科技有限公司，
类型：发明
国别省市：