【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及一种基于突出的导电微凸块产生小型互连网络的方法，特别是涉及用于组装倒装芯片电路的技术。
技术介绍
1、众所周知，在两个电路一个在另一个上方组装期间，在它们之间产生连接网络。这些连接可以是非常密集的，并且这种技术今天被广泛用于电子产品，诸如显示屏、带有大量输入输出的集成电路，特别是混合ccd/cmos矩阵图像传感器。
2、为了将上部电路的连接点连接到下部电路的连接点，在两个电路中的一个电路上或两个电路上制作金属块，例如使用以下技术中的一种：
3、-电镀铜、铅或铂，或各种合金；
4、-每个块上的焊球：当两个电路在一定的压力和高温下接触时，这些焊球会熔化，这消除块高度的任何差异；
5、-使用aca(各向异性导电粘合剂)型粘合剂，即其中导电珠均匀分散的粘合剂基质：导电珠的密度和尺寸是基于互连的节距和几何形状来选择的，使得至少一个导电珠与每个块成一直线；当两个电路在高温下组装时，施加在其上的压力使导电珠和块变形，并且同时粘合剂聚合以将两个电路附接在一起；
6、-渐进变形块，其尖端通常为金字塔形状，由高延展性金属(如金)制成：这使得最突出的块在接触过程中施加的压力作用下被其顶点压碎，因此不同块之间的高度差异能够在一定范围内被减轻。
7、多年来，这些技术在电子组装行业中已经证明了其有效性。
8、然而，它们都需要实施起来或多或少复杂的特定步骤，并且不允许同时产生用于引线键合的块。
技术实现思路
2、为此，提出了一种使用cmos技术制造电子电路的方法，该方法包括：
3、(a)金属沉积和蚀刻以在衬底中的第一层级形成金属连接的步骤，
4、(b)沉积覆盖所述金属连接的介电材料层的步骤，
5、(c)在所述介电材料的厚度中产生贯通通路的步骤，
6、(d)用互连金属填充这些通路以便形成连接各层级的通孔的步骤，
7、重复步骤(a)至(d)以形成通过电路厚度中的互连通孔进行连接的不同深度的金属连接，
8、该方法的特征在于，它进一步包括步骤(a)的迭代，以便同时形成：
9、*一组单独的导电元件，用于通过将电路组合在一起并按压来将所述电子电路连接到另一电路的同源导电块，以及
10、*一组用于键合引线的连接块。
11、该方法有利地但可选地包括以下附加特征，单独地或以本领域技术人员将理解为在技术上彼此兼容的任何组合使用这些附加特征：
12、-导电元件与另一电路的同源导电块构成互连块。
13、-该方法进一步包括在步骤(a)的迭代之后：
14、-步骤(b)至(d)的迭代，以形成由包含在介电材料层中的所述互连金属的柱状物进行顶部覆盖的一组单独的导电元件，以及
15、-至少部分地去除所述介电材料层，使得所述柱状物从所述层突出并与另一电路的同源导电块构成突出的互连块。
16、-所述互连金属是耐火金属或耐火金属基合金。
17、-所述互连金属是钨或钨基合金。
18、-介电材料是二氧化硅。
19、-构成所述金属连接的金属沉积物包括由铝或铜铝制成的主层和覆盖所述主层的由陶瓷(诸如氮化钛)制成的至少一个次层。
20、-该方法包括去除连接块处的次层的步骤。
21、-在步骤(a)的迭代之前实施去除连接块处的次层的步骤。
22、-在步骤(a)的迭代之后实施去除连接块处的次层的步骤。
23、-该方法包括去除连接块处的介电材料和次层的材料以形成暴露主层的空腔的步骤。
24、-该方法包括在去除介电材料和次层的步骤之前沉积覆盖所述柱状物的附加介电材料层的步骤。
本文档来自技高网...【技术保护点】
1.一种使用CMOS技术制造电子电路的方法，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，导电元件与所述另一电路的同源导电块构成互连块(PL)。
3.根据权利要求1所述的方法，其特征在于，在步骤(a)的所述迭代之后，所述方法进一步包括：
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述互连金属(300)是耐火金属或耐火金属基合金。
5.根据权利要求4所述的方法，其特征在于，所述互连金属为钨或钨基合金。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述介电材料(100、110、…)为二氧化硅。
7.根据权利要求1至6中任一项所述的方法，其特征在于，构成所述金属连接(P、P'、…)的所述金属沉积物(200)包括由铝或铜铝制成的主层(210、210F)和覆盖所述主层的由陶瓷(如氮化钛)制成的至少一个次层(222、222F)。
8.根据结合权利要求2的权利要求7所述的方法，其特征在于，所述方法包括去除所述连接块(PB)处的所述次层(222F)的步骤。
9.根据权
10.根据权利要求8所述的方法，其特征在于，在步骤(a)的所述迭代之后实施去除所述连接块处的所述次层(222F)的步骤(图2)。
11.根据权利要求3和7的组合所述的方法，其特征在于，所述方法包括去除所述连接块(PB)处的所述介电材料和所述次层的材料以形成暴露所述主层(210F)的空腔(141)的步骤。
12.根据权利要求11所述的方法，其特征在于，所述方法包括在去除所述介电材料(140)和所述次层(222F)的所述步骤之前沉积覆盖所述柱状物的附加介电材料层(150)的步骤。
...【技术特征摘要】
【国外来华专利技术】
1.一种使用cmos技术制造电子电路的方法，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，导电元件与所述另一电路的同源导电块构成互连块(pl)。
3.根据权利要求1所述的方法，其特征在于，在步骤(a)的所述迭代之后，所述方法进一步包括：
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述互连金属(300)是耐火金属或耐火金属基合金。
5.根据权利要求4所述的方法，其特征在于，所述互连金属为钨或钨基合金。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述介电材料(100、110、…)为二氧化硅。
7.根据权利要求1至6中任一项所述的方法，其特征在于，构成所述金属连接(p、p'、…)的所述金属沉积物(200)包括由铝或铜铝制成的主层(210、210f)和覆盖所述主层的由陶瓷(如氮化钛)制成的至少一个次层(2...
【专利技术属性】
技术研发人员：倪扬，
申请(专利权)人：上海虹感微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。