改进的CMOS图像传感器制造技术

本申请题为“改进的CMOS图像传感器”。一种CMOS图像传感器包括像素矩阵和像素控制电路(VS)，每个像素具有包括光电检测器(PD)和存储单元(MEM)的像素结构，该像素控制电路能够顺序写入代表曝光之后的光电检测值到所述像素的存储单元(MEM)。根据本发明专利技术，图像传感器进一步包括比较电路(DMU、RB、CE)，该比较电路用于：存储至少部分所述像素的顺序光电检测值；比较所述顺序光电检测值；根据所述像素的顺序光电检测值生成比较信号(NUL、POS、NEG)；生成从所述比较信号反映图像变化的比较矩阵。述比较信号反映图像变化的比较矩阵。述比较信号反映图像变化的比较矩阵。

【技术实现步骤摘要】
改进的CMOS图像传感器


[0001]本专利技术大体上涉及CMOS图像传感器。

技术介绍

[0002]近几十年来，CMOS图像传感器在空间分辨率和性能方面取得了非常显著的进步，这些进步主要由配备摄像头的智能手机市场推动。
[0003]如今，这些高分辨率传感器生成的图片质量极高，包含越来越多的数据。
[0004]如今，高质量的图像在图像压缩之前的大小约为2Mb至10Mb。
[0005]当用于计算机视觉时，此类图片需要增加处理量，这可能会产生问题。更具体地，很大一部分的计算资源用于处理图像中几乎没有意义或没有意义的部分。此外，高性能的计算资源潜在地需要昂贵硬件和高能耗。
[0006]如果可以关注图像中可能包含重要和有用信息的部分，则可以解决这些问题。
[0007]在许多应用中，场景中运动的存在构成了待处理的视觉事件。例如在视频监控系统、人员计数系统、手势控制系统等中就是这种情况。
[0008]为了解决这些问题，已开发了所谓的动态视觉传感器(DVS)，其中传感器的每个像素包括亮度变化检测器。当检测到亮度变化时，就会生成对应的事件。该事件包括时间戳和图像矩阵中相关像素的X、Y坐标。
[0009]这种已知的传感器进一步包括冲突管理器，其通常位于图像阵列的边缘，以便在生成多个事件时解决事件之间的冲突。
[0010]文件US10567679B2公开了这种动态视觉传感器的示例。
[0011]这种已知传感器的基本原理是其允许重新创建场景中移动对象的时空轨迹。/>[0012]然而，这种已知传感器具有与常规图像计算环境不兼容的复杂架构。

技术实现思路

[0013]本专利技术基于以下发现：对于许多计算机视觉应用，两个连续图像帧之间的简单图像变化检测产生的事件可以是有效的。
[0014]因此，本专利技术提供了一种新的传感器架构，其允许检测连续图像之间的变化并以简单的数据格式对变化进行编码。
[0015]根据本专利技术，对于每一张所捕获的图像，都会生成与图像大小相同的位元矩阵，其中每一位指示对应像素是否发生变化，优选地亮度是否发生变化。可选地，位矩阵还编码变化的性质，即亮度增加或亮度降低。
[0016]更具体地，本专利技术提供一种CMOS图像传感器，其包括像素矩阵和像素控制电路，每个像素具有包括光电检测器和存储单元的像素结构，该像素控制电路能够顺序写入代表曝光之后的光电检测值到所述像素的存储单元，该图像传感器进一步包括比较电路，该比较电路用于存储至少部分所述像素的顺序光电检测值、用于比较所述顺序光电检测值、用于根据所述像素的顺序光电检测值生成比较信号，并且用于生成从所述比较信号反映图像变
化的比较矩阵。
[0017]本专利技术允许明显简化每个像素结构并且不需要提供冲突管理器。
[0018]此外，本专利技术能提供与现有图像处理环境兼容的输出。由于需要更少的电力，可以用于电池供电的视觉系统，例如用于物联网(IoT)领域中。
[0019]图像传感器可以进一步包括以下单独的或以任何技术兼容的组合获得的可选特征：
[0020]‑
所述比较电路包括双存储单元，该双存储单元包括一组存储单元对，所述一组存储单元对在对应于与所述读取总线相关联的像素的两次连续曝光的不同时间选择性地连接到相应的读取总线，所述读取总线可选择性地能够连接到相关联的像素组的存储单元。
[0021]‑
所述比较电路包括双总线单元，该双总线单元用于选择性地将给定对的两个存储单元连接到能够生成所述比较信号的比较器的一对输入端。
[0022]‑
所述读取总线和存储单元对分别与像素矩阵的列或行相关联。
[0023]‑
图像传感器包括第一扫描单元，该第一扫描单元用于将所述双存储单元的所述像素存储单元对顺序连接到所述比较器。
[0024]‑
图像传感器包括用于将选定像素组的像素存储单元顺序连接到所述读取总线的第二扫描单元。
[0025]‑
所述顺序光电检测值之间的关系是具有死区的比较函数。
[0026]‑
所述具有死区的比较函数是通过具有偏置调整的CMOS差分对来执行的。
[0027]‑
比较电路能够仅针对所述一部分像素生成比较信号，每个比较信号与相应像素组相关联。
[0028]‑
比较电路能够仅针对所述一部分像素生成比较信号，并且图像传感器进一步包括用于内插比较信号并且用于将内插的比较信号与相应像素相关联的内插电路。
[0029]‑
图像传感器进一步包括组合电路，该组合电路能够组合由像素矩阵生成的像素值并形成主像素图像和包含在所述比较矩阵中并且与相应像素或与相应像素组相关联的相应比较信号。
[0030]‑
图像传感器进一步包括用于从所述比较矩阵确定图像变化水平的检测电路，以及用于仅当所述图像变化水平高于阈值时存储至少一个主图像的存储电路。
附图说明
[0031]本专利技术的其他特征、目的和优点将从以下参考附图给出的本专利技术的优选实施例的描述中变得更加显而易见。
[0032]在附图中：
[0033]图1是根据本专利技术的实施例的CMOS图像传感器的总体图，
[0034]图2(A)至图2(D)图示了光电检测器在像素级的四个可能实施例，
[0035]图3(A)至图3(C)图示了光电检测器值读数在像素级的三个可能实施例，
[0036]图4是图1电路中涉及的信号的时序图，
[0037]图5是具有死区和三个输出值的比较器的示例性实施例，以及
[0038]图6示出了比较器响应的死区。
具体实施方式
[0039]A)通用架构
[0040]图1图示了根据本专利技术的图像传感器的总体架构。
[0041]该传感器包括五个主要部件：
[0042]‑
像素P的矩阵M，
[0043]‑
双存储单元DMU，
[0044]‑
读取总线RB，
[0045]‑
比较器
‑
编码器单元CE，
[0046]‑
水平扫描单元HS和竖直扫描单元VS。
[0047]矩阵M的每个像素P包括光电检测器PD和经由读取开关RS连接到光电检测器的存储单元MEM。
[0048]选定列的像素P的存储单元MEM经由相应的存储器读取开关MRS连接到相应的列读取总线CRBj，每个所述总线CRBj经由相应的开关RD1、RD2可连接到双存储单元DMU的相应的存储单元对CMEM1、CMEM2。可以理解，双存储单元包括与列数相等的多个存储单元对CMEM1、CMEM2。
[0049]读取总线包括一对总线BS1、BS2，总线BS1、BS2可通过对应的开关RD3、RD4分别连接到每个存储单元CMEM1、CMEM2。
[0050]读取总线RB的两条总线BS1、BS2连接到比较器
‑
编码器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器，其包括像素矩阵和像素控制电路(VS)，每个像素具有包括光电检测器(PD)和存储单元(MEM)的像素结构，所述像素控制电路能够顺序写入代表曝光之后的光电检测值到所述像素的存储单元(MEM)，所述图像传感器进一步包括比较电路(DMU、RB、CE)，所述比较电路用于存储至少部分所述像素的顺序光电检测值、用于比较所述顺序光电检测值、用于根据所述像素的顺序光电检测值生成比较信号(NUL、POS、NEG)，并且用于生成从所述比较信号反映图像变化的比较矩阵。2.根据权利要求1所述的图像传感器，其中，所述比较电路包括双存储单元(DMU)和存储单元对相对应的读取总线(CRBj)，所述双存储单元(DMU)包括一组存储单元对(CMEM1、CMEM2)，所述读取总线可选择性地将相关的像素组(Li)的两次顺序曝光的光电检测值写入每个存储单元对中。3.根据权利要求2所述的图像传感器，其中，所述比较电路包括双总线单元(RB)，所述双总线单元用于选择性地将给定对的两个存储单元(CMEM1、CMEM2)连接到能够生成所述比较信号的比较器(CE)的一对输入端。4.根据权利要求2或3所述的图像传感器，其中，所述读取总线(CRBj)和存储单元对(CMEM1、CMEM2)分别与所述像素矩阵(M)的列或行相关联。5.根据权利要求4所述的图像传感器，包括第一扫描单元(HS)，所述第一扫描单元用于将所...

【专利技术属性】
技术研发人员：倪扬，
申请(专利权)人：上海虹感微电子科技有限公司，
类型：发明
国别省市：