System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体装置制造方法及图纸_技高网

半导体装置制造方法及图纸

技术编号:40202068 阅读:5 留言:0更新日期:2024-02-02 22:15
公开了半导体装置,所述半导体装置包括基底、沟道图案、源极/漏极图案、栅电极和第一间隔件,基底包括有源图案,沟道图案在有源图案上并且包括彼此间隔开并竖直堆叠的多个半导体图案,源极/漏极图案电连接到所述多个半导体图案,栅电极在所述多个半导体图案上并且包括分别在所述多个半导体图案中的相应半导体图案下方的多个电极,所述多个电极包括最下面的第一电极和在第一电极上的第二电极,第一间隔件在第一电极与源极/漏极图案之间,其中,第一电极的水平宽度小于第二电极的水平宽度。

【技术实现步骤摘要】

本专利技术构思涉及一种半导体装置,并且更具体地,涉及一种包括场效应晶体管的半导体装置及其制造方法。


技术介绍

1、半导体装置可以包括集成电路,该集成电路包括金属氧化物半导体场效应晶体管(mosfet)。随着半导体装置的尺寸和设计规则逐渐减小,mosfet的尺寸也逐渐缩小。mosfet的按比例缩小可能使半导体装置的操作特性劣化。因此,已经进行了各种研究以开发制造具有优异性能的半导体装置同时克服由半导体装置的高集成度引起的限制的方法。


技术实现思路

1、本专利技术构思的一些实施例提供了一种具有提高的可靠性和改善的电性质的半导体装置。

2、本专利技术构思的一些实施例提供了一种制造具有提高的可靠性和改善的电性质的半导体装置的方法。

3、根据本专利技术构思的一些实施例,一种半导体装置可以包括:基底,包括有源图案;沟道图案,在所述有源图案上,所述沟道图案包括彼此竖直堆叠并且间隔开的多个半导体图案;源极/漏极图案,电连接到所述多个半导体图案;栅电极,在所述多个半导体图案上,所述栅电极包括分别在所述多个半导体图案中的相应半导体图案下方的多个电极,所述多个电极包括最下面的第一电极和在所述第一电极上的第二电极;以及第一间隔件,在所述第一电极与所述源极/漏极图案之间,其中,所述第一电极的水平宽度小于所述第二电极的水平宽度。

4、根据本专利技术构思的一些实施例,一种半导体装置可以包括:基底,包括有源图案;沟道图案,在所述有源图案上,所述沟道图案包括彼此竖直堆叠并且间隔开的多个半导体图案;源极/漏极图案,电连接到所述多个半导体图案;栅电极,在所述多个半导体图案上,所述栅电极包括分别在所述多个半导体图案中的相应半导体图案下方的多个电极;栅极介电层,在所述多个电极中的每个上;以及间隔件,在所述源极/漏极图案和所述多个电极中的最下面的电极之间,其中,在所述多个电极中的除了所述最下面的电极之外的剩余电极上的所述栅极介电层的一部分可以与所述源极/漏极图案接触,并且其中,在所述最下面的电极上的所述栅极介电层的一部分可以与所述间隔件接触。

5、根据本专利技术构思的一些实施例,一种半导体装置可以包括:基底,包括有源区域;器件隔离层,在所述有源区域上限定有源图案;沟道图案和源极/漏极图案,在所述有源图案上,所述沟道图案包括彼此竖直堆叠并且间隔开的多个半导体图案;栅电极,在所述多个半导体图案上,所述栅电极包括分别在所述多个半导体图案中的相应半导体图案下方的多个内电极和在所述多个半导体图案中的最上面的半导体图案上的外电极,所述多个内电极包括最下面的第一内电极和在所述第一内电极上的第二内电极;栅极介电层,在所述栅电极与所述多个半导体图案中的所述相应半导体图案之间;内间隔件,在所述第一内电极与所述源极/漏极图案之间;栅极间隔件,在所述外电极的侧壁上;栅极盖图案,在所述外电极的顶表面上;层间介电层,在所述栅极盖图案上;有源接触件,延伸到所述层间介电层中并且电连接到所述源极/漏极图案;栅极接触件,延伸到所述层间介电层和所述栅极盖图案中并且电连接到所述栅电极;以及第一金属层,在所述层间介电层上,所述第一金属层包括电源线和第一布线,所述第一布线分别电连接到所述有源接触件和所述栅极接触件,其中,所述栅极介电层可以在所述多个内电极中的每个上,其中,在所述第二内电极上的所述栅极介电层的一部分可以与所述源极/漏极图案接触,并且其中,在所述第一内电极上的所述栅极介电层的一部分可以与所述内间隔件接触。

本文档来自技高网...

【技术保护点】

1.一种半导体装置,包括:

2.根据权利要求1所述的半导体装置,其中,在所述第二电极和所述源极/漏极图案之间没有间隔件。

3.根据权利要求1所述的半导体装置,其中,所述第二电极的所述水平宽度大于所述多个电极中的除了所述第二电极之外的剩余电极的水平宽度。

4.根据权利要求1所述的半导体装置,还包括:在所述第二电极和所述源极/漏极图案之间的第二间隔件,

5.根据权利要求1所述的半导体装置,其中,所述多个电极还包括在所述第二电极上的第三电极,

6.根据权利要求1所述的半导体装置,其中,所述多个电极中的除了所述第一电极之外的剩余电极具有相应水平宽度,并且

7.根据权利要求1所述的半导体装置,其中,所述多个半导体图案包括2个至10个半导体图案。

8.根据权利要求1所述的半导体装置,还包括:在所述多个电极中的每个上的栅极介电层,

9.根据权利要求8所述的半导体装置,其中,所述第一间隔件包括:

10.根据权利要求1所述的半导体装置,其中,所述源极/漏极图案包括分别朝向所述多个电极中的相应电极突出的多个突起。

11.一种半导体装置,包括:

12.根据权利要求11所述的半导体装置,其中,在所述源极/漏极图案与所述多个电极中的除了所述最下面的电极之外的所述剩余电极之间分别不存在间隔件。

13.根据权利要求11所述的半导体装置,其中,所述间隔件包括:

14.根据权利要求11所述的半导体装置,其中,所述多个电极中的除了所述最下面的电极之外的所述剩余电极具有相应水平宽度,并且

15.根据权利要求11所述的半导体装置,其中,所述源极/漏极图案包括分别朝向所述多个电极中的相应电极突出的多个突起。

16.一种半导体装置,包括:

17.根据权利要求16所述的半导体装置,其中,在所述第二内电极和所述源极/漏极图案之间没有内间隔件。

18.根据权利要求16所述的半导体装置,其中,所述内间隔件包括:

19.根据权利要求16所述的半导体装置,其中,所述第一内电极的水平宽度小于所述第二内电极的水平宽度。

20.根据权利要求19所述的半导体装置,还包括:

...

【技术特征摘要】

1.一种半导体装置,包括:

2.根据权利要求1所述的半导体装置,其中,在所述第二电极和所述源极/漏极图案之间没有间隔件。

3.根据权利要求1所述的半导体装置,其中,所述第二电极的所述水平宽度大于所述多个电极中的除了所述第二电极之外的剩余电极的水平宽度。

4.根据权利要求1所述的半导体装置,还包括:在所述第二电极和所述源极/漏极图案之间的第二间隔件,

5.根据权利要求1所述的半导体装置,其中,所述多个电极还包括在所述第二电极上的第三电极,

6.根据权利要求1所述的半导体装置,其中,所述多个电极中的除了所述第一电极之外的剩余电极具有相应水平宽度,并且

7.根据权利要求1所述的半导体装置,其中,所述多个半导体图案包括2个至10个半导体图案。

8.根据权利要求1所述的半导体装置,还包括:在所述多个电极中的每个上的栅极介电层,

9.根据权利要求8所述的半导体装置,其中,所述第一间隔件包括:

10.根据权利要求1所述的半导体装置,其中,所述源极/漏极图案包括分别朝向所述多个电...

【专利技术属性】
技术研发人员:金成玟
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1