System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及嵌入式与测控测量,具体涉及一种石英振梁加速度计传感器频率测量方法及装置。
技术介绍
1、石英振梁加速度计是一种基于谐振梁力频效应以及石英材料的压电及逆压电效应的加速度传感器,主要应用于载体姿态控制、惯性导航、大地重力测量、地球资源勘探以及小型机器人中,是未来高精度加速度计的主要发展方向之一。
2、此外,石英振梁式加速度计一般采用自激振荡电路,它的自振频率范围很广,最小到0.1hz,最大可以达到兆赫的级别,能够直接输出方波频率信号便于传输与处理,无需进行模拟放大,无需进行a/d转换,并且它的稳定性很优秀,具备标度因数稳定性好、高共模抑制能力、量程大、体积小、低功耗、低成本、高灵敏度、高线性度等特点。
3、随着科技的进步,石英振梁加速度计的应用领域越来越广,其用频率的变化表征敏感物理量(加速度)的变化,在实际应用场合,对频率测量技术提出了较高的要求,本领域亟待建立一种石英振梁加速度计传感器频率测量方法及装置,能够满足石英振梁加速度计传感器高精度、实时性的测试需求。
技术实现思路
1、本专利技术的目的在于,针对上述现有技术的不足,提供一种石英振梁加速度计传感器频率测量方法及装置,以满足石英振梁加速度计传感器高精度、实时性的测试需求。
2、为解决上述技术问题,本专利技术所采用的技术方案是:
3、一种石英振梁加速度计传感器频率测量方法,包括以下步骤:
4、s1、输入基准频率,并设定石英振梁加速度计输出的频率信号的被测周
5、s2、根据所述基准频率、所述频率信号的被测周期数、所述测频计数值,计算所述频率信号的频率值,具体表现为:f1=f0/(valcnt/tn);
6、其中,f1为频率信号的频率值,f0为基准频率,valcnt为测频计数值;tn为频率信号的被测周期数。
7、进一步,步骤s1中,所述计频测量的具体实现方法包括以下步骤:
8、a、根据所述频率信号的上升沿和所述频率信号的被测周期数,形成闸门信号;所述闸门信号为上升沿对应所述频率信号的第一个上升沿,下降沿对应所述频率信号的第n+1个上升沿的信号;
9、b、在闸门信号的上升沿将测频计数值清零,并启动计数,在闸门信号的下降沿停止计数,并锁存测频计数值;所述测频计数值为闸门时间内基准频率的脉冲个数。
10、进一步,在所述闸门信号的下降沿,延时一个基准频率周期,形成dsp中断信号,所述中断信号下降沿有效。
11、进一步,所述中断信号输入dsp外部中断引脚,在所述中断信号的下降沿触发dsp外部中断,从而进入dsp的中断服务程序;
12、所述中断服务程序包括如下步骤:
13、1)每触发一次dsp外部中断,中断计数值变量值递增1,并更新中断计数变量值;
14、2)判断所述中断计数变量值是否满足设定值;
15、3)依据判断结果,当所述中断计数变量大于或等于设定值时,读取所有测频计数值,当中断计数变量小于设定值时,退出程序。
16、进一步,还包括以下步骤:
17、a、将所述频率信号的频率值转存至发送缓冲区,并读取所述发送缓存区中的频率值;
18、b、判断所述发送缓存区中的频率值个数是否满足设定值;
19、c、依据判断结果,若当前所述发送缓存区中的频率值个数大于或等于设定值,则将所述数据打包,加入帧头信息、通讯接口信息,形成数据帧,并将此数据帧通过以太网、串口发往测试计算机,返回步骤a;若当前所述发送缓存区中的频率值个数小于设定值,则返回步骤a。
20、本专利技术还提供了一种石英振梁加速度计传感器频率测量装置,包括:电源模块、光电耦合器、fpga模块、输入时钟、dsp模块、sram存储器、lan phy、rs422;
21、所述光电耦合器用于对频率信号进行电平隔离与转换;所述fpga模块用于对频率信号进行整形和跨时钟域信号处理,以及计频测量;所述dsp模块用于读取fpga中的数据,将读取的测频计数值换算成频率值;所述sram存储器用于存储与pc机交互的以太网lan和rs422通讯的缓存数据;所述lan phy为带硬tcp/ip协议栈的以太网接口。
22、进一步,所述fpga模块包括信号处理模块、测频模块、fifo存储器、pll时钟处理模块、uart模块;
23、所述信号处理模块用于对所述频率信号进行整形和跨时钟域信号处理;所述测频模块用于获得所述频率信号的测频计数值;所述fifo存储器用于存储所述频率信号的测频计数值;所述pll时钟处理模块用于将输入时钟频率倍频到高频基准频率,以及产生预设时钟频率提供给dsp;所述uart模块用于与pc机交互的rs422通讯。
24、进一步,所述信号处理模块包括3个d/q触发器,第一d/q触发器的d输入端连接至光电耦合器的输出端,clk输入端连接至pll时钟处理模块的输出端,q端输出至第二d/q触发器的d输入端;第二d/q触发器的clk输入端连接至pll时钟处理模块的输出端,q端输出至第三d/q触发器的d输入端;第三d/q触发器的clk输入端连接至pll时钟处理模块的输出端,q端输出至测频模块的输入端。
25、与现有技术相比,本专利技术所具有的有益效果为:
26、(1)本专利技术的石英振梁加速度计传感器的频率测量方法,能够满足石英振梁加速度计传感器高精度、实时性的测试需求,具有一定的可推广价值。
27、(2)通过fpga内的测频模块,对石英振梁加速度计输出的频率信号进行计频测量,高频信号可多周期测试,提高精度分辨率,实现采样数据的高速率采样输出。
本文档来自技高网...【技术保护点】
1.一种石英振梁加速度计传感器频率测量方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的石英振梁加速度计传感器频率测量方法,其特征在于,步骤S1中,所述计频测量的具体实现方法包括以下步骤:
3.根据权利要求2所述的石英振梁加速度计传感器频率测量方法,其特征在于,在所述闸门信号的下降沿,延时一个基准频率周期,形成DSP中断信号,所述中断信号下降沿有效。
4.根据权利要求3所述的石英振梁加速度计传感器频率测量方法,其特征在于,所述中断信号输入DSP外部中断引脚,在所述中断信号的下降沿触发DSP外部中断,从而进入DSP的中断服务程序;
5.根据权利要求1~4之一所述的石英振梁加速度计传感器频率测量方法,其特征在于,还包括以下步骤:
6.一种石英振梁加速度计传感器频率测量装置,其特征在于,包括:电源模块、光电耦合器、FPGA模块、输入时钟、DSP模块、SRAM存储器、LAN PHY、RS422;所述光电耦合器用于对频率信号进行电平隔离与转换;所述FPGA模块用于对频率信号进行整形和跨时钟域信号处理,以及计频测量;所述DS
7.根据权利要求6所述的石英振梁加速度计传感器频率测量装置,其特征在于,所述FPGA模块包括信号处理模块、测频模块、FIFO存储器、PLL时钟处理模块、UART模块;
8.根据权利要求7所述的石英振梁加速度计传感器频率测量装置,其特征在于,所述信号处理模块包括3个D/Q触发器,第一D/Q触发器的D输入端连接至光电耦合器的输出端,CLK输入端连接至PLL时钟处理模块的输出端,Q端输出至第二D/Q触发器的D输入端;第二D/Q触发器的CLK输入端连接至PLL时钟处理模块的输出端,Q端输出至第三D/Q触发器的D输入端;第三D/Q触发器的CLK输入端连接至PLL时钟处理模块的输出端,Q端输出至测频模块的输入端。
...【技术特征摘要】
1.一种石英振梁加速度计传感器频率测量方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的石英振梁加速度计传感器频率测量方法,其特征在于,步骤s1中,所述计频测量的具体实现方法包括以下步骤:
3.根据权利要求2所述的石英振梁加速度计传感器频率测量方法,其特征在于,在所述闸门信号的下降沿,延时一个基准频率周期,形成dsp中断信号,所述中断信号下降沿有效。
4.根据权利要求3所述的石英振梁加速度计传感器频率测量方法,其特征在于,所述中断信号输入dsp外部中断引脚,在所述中断信号的下降沿触发dsp外部中断,从而进入dsp的中断服务程序;
5.根据权利要求1~4之一所述的石英振梁加速度计传感器频率测量方法,其特征在于,还包括以下步骤:
6.一种石英振梁加速度计传感器频率测量装置,其特征在于,包括:电源模块、光电耦合器、fpga模块、输入时钟、dsp模块、sram存储器、lan phy、rs422;所述光电耦合器用于对频率信号进行电平隔离与转换;...
【专利技术属性】
技术研发人员:周文杰,刘忠,舒梦雨,程卫青,熊凯洲,
申请(专利权)人:湖南航天机电设备与特种材料研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。