【技术实现步骤摘要】
本专利技术构思涉及半导体器件及其制造方法。
技术介绍
1、随着对半导体器件的高性能、高速和/或多功能化的需求增加，半导体器件的集成度正在增加。在制造具有与半导体器件的高集成度趋势相对应的精细图案的半导体器件时，需要实现具有精细宽度或精细分离距离的图案。此外，为了克服由于平面金属氧化物半导体fet(mosfet)的尺寸减小而导致的操作特性的限制，正在努力开发包括具有三维沟道结构的finfet的半导体器件。
技术实现思路
1、本专利技术构思的一个方面旨在提供具有提高的生产率或电特性的半导体器件。
2、根据本专利技术构思的一些方面，一种半导体器件包括：彼此平行的有源区，在衬底上并且分别在第一水平方向上延伸；栅结构，在衬底上与有源区相交，在第二水平方向上延伸，并且包括在第二水平方向上彼此相对的第一栅结构和第二栅结构；源/漏区，包括第一源/漏区和第二源/漏区，在栅结构的至少一侧上并且在有源区上；栅分离图案，在第一栅结构和第二栅结构之间；竖直导电结构，在栅分离图案中；接触插塞，包括电连接到第一源/漏区并且连接到竖直导电结构的第一接触插塞、以及电连接到第二源/漏区并且与竖直导电结构间隔开的第二接触插塞；以及接触分离图案，在第一接触插塞和第二接触插塞之间分离第一接触插塞和第二接触插塞，其中，接触分离图案具有在竖直导电结构上的与竖直导电结构的上表面接触的部分。
3、根据本专利技术构思的一些方面，一种半导体器件包括：衬底，具有第一表面和与第一表面相对的第二表面；彼此平行的有源区
4、根据本专利技术构思的一些方面，一种半导体器件包括：衬底，具有第一表面和与第一表面相对的第二表面；彼此平行的有源区，在衬底的第一表面上，并且分别在第一水平方向上延伸；栅结构，在衬底的第一表面上与有源区相交，并且在第二水平方向上延伸；源/漏区，包括第一源/漏区和第二源/漏区，在栅结构的至少一侧上并且在有源区上；下互连线，在衬底的第二表面下方；竖直导电结构，穿过衬底，并且电连接到下互连线；接触分离图案，在竖直导电结构上以接触竖直导电结构；以及接触插塞，包括电连接到第一源/漏区和竖直导电结构的第一接触插塞、以及电连接到第二源/漏区并且与竖直导电结构间隔开的第二接触插塞，其中，接触分离图案在第一接触插塞和第二接触插塞之间分离第一接触插塞和第二接触插塞，并且在第二水平方向上，接触分离图案的上部的宽度比接触分离图案的下部的宽度窄。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述第一接触插塞与所述接触分离图案接触。
3.根据权利要求1所述的半导体器件，其中，
4.根据权利要求1所述的半导体器件，其中，所述接触分离图案的上表面与所述接触插塞的上表面共面。
5.根据权利要求1所述的半导体器件，其中，所述接触分离图案的上部的平坦区域小于所述接触分离图案的下部的平坦区域。
6.根据权利要求1所述的半导体器件，其中，所述栅分离图案围绕所述竖直导电结构的外侧表面。
7.根据权利要求6所述的半导体器件，其中，所述栅分离图案在所述竖直导电结构的外侧表面上具有均匀的厚度。
8.根据权利要求6所述的半导体器件，其中，所述栅分离图案在所述竖直导电结构的外侧表面上具有非均匀的厚度。
9.根据权利要求1所述的半导体器件，其中，所述栅分离图案的最上表面的高度水平高于所述竖直导电结构的最上表面的高度水平。
10.根据权利要求9所述的半导体器件，其中，所述栅分离图案包括在向上方向上从所述竖直导电结构的侧表面
11.根据权利要求1所述的半导体器件，其中，所述接触分离图案的下端的高度水平高于所述接触插塞的下端的高度水平。
12.根据权利要求1所述的半导体器件，其中，所述接触分离图案穿过所述接触插塞，并且所述接触分离图案的下端的高度水平低于所述接触插塞的下端的高度水平。
13.根据权利要求1所述的半导体器件，其中，
14.一种半导体器件，包括：
15.根据权利要求14所述的半导体器件，其中，所述竖直导电结构的上表面的高度水平高于所述多个沟道层之中的最上面的沟道层的上表面的高度水平，并且低于所述栅结构的上表面的高度水平。
16.根据权利要求14所述的半导体器件，其中，所述接触分离图案包括氮化硅、碳氮化硅或氮氧化硅中的至少一种，并且所述栅分离图案包括氮化硅、碳氮化硅或氮氧化硅中的至少一种。
17.根据权利要求14所述的半导体器件，其中，所述竖直导电结构的上表面与所述接触分离图案和所述第一接触插塞接触。
18.一种半导体器件，包括：
19.根据权利要求18所述的半导体器件，其中，所述接触分离图案的上表面与所述接触插塞的上表面共面。
20.根据权利要求18所述的半导体器件，还包括在所述有源区上彼此间隔开的多个沟道层，
...【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述第一接触插塞与所述接触分离图案接触。
3.根据权利要求1所述的半导体器件，其中，
4.根据权利要求1所述的半导体器件，其中，所述接触分离图案的上表面与所述接触插塞的上表面共面。
5.根据权利要求1所述的半导体器件，其中，所述接触分离图案的上部的平坦区域小于所述接触分离图案的下部的平坦区域。
6.根据权利要求1所述的半导体器件，其中，所述栅分离图案围绕所述竖直导电结构的外侧表面。
7.根据权利要求6所述的半导体器件，其中，所述栅分离图案在所述竖直导电结构的外侧表面上具有均匀的厚度。
8.根据权利要求6所述的半导体器件，其中，所述栅分离图案在所述竖直导电结构的外侧表面上具有非均匀的厚度。
9.根据权利要求1所述的半导体器件，其中，所述栅分离图案的最上表面的高度水平高于所述竖直导电结构的最上表面的高度水平。
10.根据权利要求9所述的半导体器件，其中，所述栅分离图案包括在向上方向上从所述竖直导电结构的侧表面突出的部分。
11.根据权利要求1所述的半导体器件，其中，所述接触...
【专利技术属性】
技术研发人员：刘素罗，李敬雨，李城门，车承珉，赵学柱，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。