GaN HEMT级联型器件多层叠封结构及其制备方法技术

本发明专利技术涉及半导体技术领域，公开了一种GaN HEMT级联型器件多层叠封结构及其制备方法，GaN HEMT级联型器件多层叠封结构包括GaN芯片、基板和MOS芯片；基板的中间为绝缘层，其正反两面均设有导电层；GaN芯片上设置有一源极窗口，源极窗口内任意一点均被配置为GaN芯片的源极；基板和MOS芯片为层叠结构，层叠结构设置在源极窗口内，并且源极窗口的尺寸大于层叠结构的尺寸；通过将层叠结构设置在源极窗口上并且配置基板和MOS芯片分别与GaN芯片电连接，使得MOS芯片的源极与GaN芯片的栅极电连接，MOS芯片的漏极与GaN芯片的源极电连接。本发明专利技术能够获得更小尺寸以及更优性能的GaN HEMT级联型器件。

【技术实现步骤摘要】

本专利技术涉及半导体，尤其涉及一种gan hemt级联型器件多层叠封结构及其制备方法。

技术介绍

1、gan作为第三代半导体材料，gan材料系列具有低的热产生率和高的击穿电场，散热性能好，有利于器件在大功率条件下工作。gan hemt级联型器件具有大的能带隙，高峰值饱和电子速度，高浓度二维电子气，及较高的电子迁移率，使得器件的导通电阻达到非常低的值，低导通电阻ron与栅极电荷qg的乘积即ron*qg可以显著降低开关损耗。故，gan hemt级联型器件广泛应用于射频、微波和功率开关电源等领域。

2、如图1所示，目前gan hemt级联型器件大多数以平行的基板3和mos芯片4组合与gan芯片2的2d封装结构为主，通过在gan芯片2的外层开设一个小窗口使其源极露出，通过键合引线的方式将gan芯片2的源极与基板3连接，参见图1，现有的平面结构需要通过多条wb键合引线将各个部件电连接。而wb键合引线规格的粗细、根数、长度都会影响到产品关键参数ron(receive optimization for next)，同时wb键合引线还会带入额外的寄生电感等，导本文档来自技高网...

【技术保护点】

1.一种GaN HEMT级联型器件多层叠封结构，其特征在于，包括GaN芯片（2）、基板（3）和MOS芯片（4）；其中，所述基板（3）的中间为绝缘层，其正反两面均设有导电层；

2.根据权利要求1所述的GaN HEMT级联型器件多层叠封结构，其特征在于，还包括引线框架基岛（1），所述引线框架基岛（1）上设置有所述GaN HEMT级联型器件的栅极、漏极和源极，以及一导电区域，所述导电区域被配置为与所述GaN HEMT级联型器件的源极电连接；

3.根据权利要求2所述的GaN HEMT级联型器件多层叠封结构，其特征在于，所述GaN芯片（2）的栅极、源极和漏极均设置在所述源极...

【技术特征摘要】

1.一种gan hemt级联型器件多层叠封结构，其特征在于，包括gan芯片（2）、基板（3）和mos芯片（4）；其中，所述基板（3）的中间为绝缘层，其正反两面均设有导电层；

2.根据权利要求1所述的gan hemt级联型器件多层叠封结构，其特征在于，还包括引线框架基岛（1），所述引线框架基岛（1）上设置有所述gan hemt级联型器件的栅极、漏极和源极，以及一导电区域，所述导电区域被配置为与所述gan hemt级联型器件的源极电连接；

3.根据权利要求2所述的gan hemt级联型器件多层叠封结构，其特征在于，所述gan芯片（2）的栅极、源极和漏极均设置在所述源极窗口（5）所在表面上，通过键合引线的方式将所述gan芯片（2）的栅极与所述导电区域电连接；或者，

4.根据权利要求2所述的gan hemt级联型器件多层叠封结构，其特征在于，所述mos芯片（4）设置在所述基板（3）的正面，并且其设有源极的表面与所述基板（3）的正面贴合连接，进而形成所述层叠结构；

5.根据权利要求4所述的gan hemt级联型器件多层叠封结构，其特征在于，所述mos芯片（4）的漏极被配置为通过键合引线的方式与所述源极窗口（5）电连接；和/或，

6.根据权利要求5所述的gan hemt级联型器件...

【专利技术属性】
技术研发人员：田茂康，梁辉南，王荣华，任永硕，张奇，
申请(专利权)人：润新微电子大连有限公司，
类型：发明
国别省市：